卡和主机设备制造技术

其中插入有具有非易失性半导体存储器的卡的主机设备向所述卡发出检查命令。所述检查命令指示发送有关所述卡是否支持终止处理的信息，在所述终止处理中，所述卡变换至准备好停止从主机设备供电的状态。

【技术实现步骤摘要】

本专利技术涉及一种卡和一种主机设备，例如涉及在对存储卡和使用所述存储卡的主 机设备进行初始化以及终止从主机设备供电时的处理。
技术介绍
近年来，作为可移动存储设备的存储卡已经被经常用于各种便携式电子设备、诸 如个人计算机、个人数字助理(PDA)、照相机或者蜂窝电话中。在所述存储卡当中，PC卡和 小型SDTM卡更受关注。所述SDTM卡是一种包含闪存、卡控制器等的存储卡。所述SDTM卡被 特别设计成能够满足诸如减少尺寸和增加容量及速度的需要。 现有技术对于SD 卡规定初始化时间最多是一秒。由此，所有常规的SD 卡都是 依照此规格来制造的。然而，随着SDTM卡的容量增加，自身减少初始化时间变得越发困难。 因此，初始化时间的减少受到限制。特别的是，当把所述卡用于数字照相机、电影摄影机等 时，因为要求这些设备能够在通电之后立即进行拍摄，所以不能简单地随着SDTM卡的容量 的不断增加而增加初始化时间。
技术实现思路
依照本专利技术的第一方面，提供了一种主机设备，其中插入有具有非易失性半导体 存储器的卡，并且该主机设备用于向所述卡发出检查命令，所述检查命令指示发送有关所 述卡是否支持终止处理的信息，在所述终止处理中，所述卡变换至准备好停止从主机设备 供电的状态。 依照本专利技术的第二方面，提供了一种具有非易失性半导体存储器的卡，其用于插 入到主机设备中，并且用于支持终止处理，在所述终止处理中，所述卡变换至准备好停止从 主机设备供电的状态，当所述卡接收到指示发送有关所述卡是否支持终止处理的信息的检 查命令时，所述卡发送一个表明所述卡支持所述终止处理的响应。 依照本专利技术又一方面，提供了一种主机设备，其中插入有卡，该卡包括存储数据的非易失性半导体存储器和控制该非易失性半导体存储器的控制器，该控制器包括接口 、 RAM和控制部，所述接口从所述数据接收包括检查命令和功能停止命令的命令以及向所述设备发送信号和从所述设备接收信号，所述RAM存储所述控制器的管理数据，而所述控制部控制所述控制器的操作， 所述主机设备包括 命令控制部，其向所述卡发出所述检查命令和所述功能停止命令，其中 所述检查命令指示所述控制器返回有关所述卡是否能够变换至准备好允许停止对所述卡供电的就绪状态的状态信息， 所述功能停止命令指示所述控制器将所述卡变换至所述就绪状态， 所述设备接收在所述控制部接收所述检查命令时响应于该检查命令而由所述控制部发出的包括状态信息的响应， 所述设备接收由所述控制部响应于所述功能停止命令发出的响应， 所述控制部将所述卡变换至就绪状态；以及 所述至就绪状态的变换包括将存储在所述RAM中的管理数据保存在所述非易失性半导体存储器中。附图说明 图1是示出依照本专利技术第一实施例的存储卡的基本部分的配置的图； 图2是示出在依照第一实施例的卡中信号与信号引脚的分配的图； 图3是示出在依照第一实施例的卡中的硬件配置的框图； 图4是详细示出依照第一实施例的卡的寄存器部分的配置的图； 图5是示出在NAND型闪存中的数据设置的图表； 图6是示出了用于检查依照第一实施例的终止处理是否被支持的处理的流程图； 图7是切换命令和对其的响应的时序图； 图8是示出依照第一实施例的初始化命令的一部分内容的图； 图9是示出了在初始化期间由依照第一实施例的卡和主机设备执行的终止处理的流程图； 图10是示出了在所述卡已经接收到功能停止命令之后并且在它完成终止处理之前、在依照第一实施例的卡和主机设备之间传送和接收信号的时序图； 图11是示出由依照第一实施例的主机设备发出的功能停止命令内容的基本部分的图； 图12是示出图6中所示的处理的一部分的另一示例的图表； 图13是示出依照第一实施例的初始化命令及对其的响应的一部分内容的图； 图14是示出在初始化期间由依照第一实施例的卡执行的处理的流程图； 图15是示出依照本专利技术第二实施例的卡中的硬件配置的框图；并且 图16是示出依照本专利技术第三实施例的卡中的硬件配置的框图。具体实施例方式结合在"
技术介绍
"部分中所描述的问题，能够使用一种用于即使在主机设备已经被断电之后也能够连续地向SDTM卡提供电源电压的技术。这种技术消除了当主机设备被打开时对初始化SDTM卡的需要。因此，在主机设备已经通电之后可以立即使用SDTM卡。然而，不利的是，来自SDTM卡的漏电流会使主机设备的电池耗尽。从技术上很难减少这种漏电流。由此，对这种技术的利用十分困难。 下面将参照附图来描述本专利技术的实施例。在下面的描述中，基本上具有相同功能和配置的组件将由相同的参考标记来表示。只有当需要时，才会给出重复的描述。(第一实施例) 图1示出了依照本专利技术第一实施例的卡的基本部分的配置。卡(存储卡)l经由 总线接口 3向主机设备传送并从中接收信息。所述卡1包括NAND型闪存芯片11、用于控制 NAND型闪存11的卡控制器12以及多个信号引脚(第一至第九引脚)13。 多个信号引脚13被电连接至卡控制器12。把信号分配给多个信号引脚13、即第 一至第九引脚，例如如图2所示。把数据0至3分别分配给第七引脚、第八引脚、第九引脚 和第一引脚。第一引脚还被分配有卡检测信号。此外，所述第二引脚被分配有命令。第三 和第六引脚被分配有地电压Vss。第四和第五引脚被分别分配有电源电压Vdd和时钟信号。 所述卡1这样形成，以便使它可以被插入到主机设备2中所设置的槽4中并且可 以从中移除。主机设备2包括电压供给部5、读/写控制部6、命令控制部7、卡检测部8等。 所述电压供给部5、读/写部6、命令控制部7经由第一至第九引脚向卡1中的卡 控制器12传送并从中接收各种信号和数据。例如，当将要把数据写入卡1时，命令控制部 7把写命令作为串行信号经由第二引脚传送至卡控制器12。在这个时候，响应于提供给第 五引脚的时钟信号，所述卡控制器12加载被提供给第二引脚的写命令。通过仅利用第二引 脚，把写命令串行输入至卡控制器12。卡检测部8检测是否有任何卡被插入槽4中。 用于NAND型闪存的接口被用来在NAND型闪存11和卡控制器12之间通信。因 此，虽然未示出，但是NAND型闪存11和卡控制器12通过8位I/O线路连接在一起。例如， 当所述卡控制器12向NAND型闪存11写数据时，卡控制器12经由I/O线路向NAND型闪存 11顺序地输入数据输入命令80H、列地址、页地址、数据和程序命令IOH。此处，命令80H中 的"H"表明十六进制数。实际上，8位信号"10000000"被并行提供给8位I/O线路。也就 是说，采用NAND型闪存接口 ， 一条多位的命令被并行提供给I/O线路。此外，采用NAND型 闪存接口，使用相同的1/0线路来向NAND型闪存11传递命令和数据。由此，用于允许主机 设备2中的主机控制器和卡1进行通信的接口不同于用于允许NAND型闪存11和卡控制器 12进行通信的接口。 图3是示出在依照本专利技术第一实施例的卡中的硬件配置的框图。如图3所示，所 述主机设备2包括用于访问经由总线接口 3连接至设备2的卡1的硬件和软件。当卡1连 接至主机设备2时，卡1通过由电压供给部5供电来操作。卡1依照来自主机设备2的访 问来执行处理。 对于NAND型闪存11来说，用于擦除的擦除块大小(擦除单元的块大小)被设定 为预本文档来自技高网...

【技术保护点】
一种主机设备，其中插入有卡，该卡包括存储数据的非易失性半导体存储器和控制该非易失性半导体存储器的控制器，该控制器包括接口、ＲＡＭ和控制部，所述接口从所述数据接收包括检查命令和功能停止命令的命令以及向所述设备发送信号和从所述设备接收信号，所述ＲＡＭ存储所述控制器的管理数据，而所述控制部控制所述控制器的操作，　　　　所述主机设备包括：　　　　命令控制部，其向所述卡发出所述检查命令和所述功能停止命令，其中　　　　所述检查命令指示所述控制器返回有关所述卡是否能够变换至准备好允许停止对所述卡供电的就绪状态的状态信息，　　　　所述功能停止命令指示所述控制器将所述卡变换至所述就绪状态，　　　　所述设备接收在所述控制部接收所述检查命令时响应于该检查命令而由所述控制部发出的包括状态信息的响应，　　　　所述设备接收由所述控制部响应于所述功能停止命令发出的响应，　　　　所述控制部将所述卡变换至就绪状态；以及　　　　所述至就绪状态的变换包括将存储在所述ＲＡＭ中的管理数据保存在所述非易失性半导体存储器中。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：藤本曜久，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]