具有集成传输线补偿组件的电互连系统。沿着在发射器／驱动器／源和接收器／变换器之间的传输线路径使用阻抗补偿特征以补偿不抗不连续或不匹配（例如，由物理互连特征引起的）和／或改进沿着传输线的信号传递的频率响应。阻抗补偿特征是具有选择来补偿目标阻抗不连续的阻抗特性的非均匀性。补偿特征可以是在发射器／驱动器／源和接收器／变换器之间的互连传输线中集成的导电迹线中的非均匀性（设计来具有特定阻抗特性的几何结构）。可使用补偿特征降低或升高传输线的有效阻抗级。
【技术实现步骤摘要】
本专利技术涉及用于补偿传输线的特性阻抗的不连续的系统和方法，且更具体地，涉 及在磁记录盘驱动器中补偿用于将读/写电路连接到读/写变换器的传输路径中的阻抗不 连续的系统和方法。
技术介绍
诸如硬盘驱动器(HDD)存储器件之类的磁数据存储器件包括前端(front-end)系 统10 (参看图1 (a))，该前端系统10包括用于在磁介质中读和写磁数据转换的一个或多个 读/写变换器(transducer)。读变换器23和写变换器24也被称为读磁头和写磁头或读元 件和写元件。包括读/写变换器的部分典型地被称为滑动器14。滑动器14被安装在机械 悬挂(没有示出)上，随后将机械悬挂附于将变换器定位在支撑磁介质膜的旋转盘(没有 示出)上的轨道之上的机械臂(传动器)(没有示出)上。到和来自读和写变换器的电信号由读放大器12和写驱动器发射器22中的相应 的电子电路处理。写变换器24是通过创建相应的磁场而在介质中写电数据_电流信号 的电感线圈，且被考虑为用于写信号的接收器。由写驱动器发射器22创建用于写变换器 的电数据-电流信号，该写驱动器发射器22在该实例中包括具有源终端电阻器(source termination resistor) 29a和29b的差分信号写驱动器13 (如图1 (b)所示)。读/写信 道11从读放大器12读取数据并提供数据信号给写驱动器发射器22。这些电信号沿着附于 可移动的传动器(没有示出)的导电路径行进，然后通过前端互连15。图1 (b)是在现有技术的盘驱动器中组成前端互连15中的传输线路径的所选组件 的简化图示。在到达在滑动器14外侧上的读/写变换器引导垫(没有示出)之前，前端互 连15典型地包括芯片-载体互连(chip-carrierinterconnect)41、悬挂互连(suspension interconnect) 42和万向接头互连(gimbalinterconnect) 43。芯片-载体互连41阻抗分量 被示为Za32。悬挂互连42阻抗被示为分别具有值Zb和Zc的阻抗分量35和38。如图1 (b) 所示，万向接头互连43是悬挂互连42的子集且被示为具有值Z。的阻抗分量38。包括导电迹线(electrically conductive trace)作为前端互连15的一部分，且 它们将读/写变换器引导垫连接到读/写电子设备。悬挂互连42典型地是三层层压的结 构(没有示出)。层压的层可包括从其形成上述导电迹线的金属信号导体层、绝缘介质层以 及支撑该介质层的传导金属衬底层。多种导电迹线结构形成在滑动器14中的写驱动器发射器22和写变换器24之间 的传输线路径。理想的前端互连15不应该需要补偿，但是在实际器件中，成本和技术限制 导致沿着信号路径存在不连续或阻抗变化。用于在该传输线路径(在写驱动器发射器22 和写变换器24之间)中的阻抗匹配的现有技术强制沿着信号路径的均勻特征阻抗(Za = Zb = Zc)以减小信号失真并最小化在写驱动器发射器22的信号反射，如图3(a)所示，而这 将在下面讨论。现有技术还教导了使用单缆线互连阻抗级，该单缆线互连阻抗级具有通过避免在结点的不连续(因为其不具有结点)和通过沿着整个单缆线具有一个恒定阻抗级而减小信 号反射和损耗的优点。阻抗匹配可以使用分立的元件，但是有时传输线和短线(stub)迹线(短线)优选 地用于高频应用和/或小的几何体(geometry)。短线是仅针对电抗集总效应(reactive lump effect)而添加的传输线的空端(dead-end)片段。两个短线类型是开路端=无 限)和短路端(4 = 0)。总的来说，开路端短线是电容性的，且短路端短线是电感性的。图 4和图5图示将在下面讨论的短线的不同配置。Klaassen的美国专利5，608，591描述了用于数据记录盘驱动器的集成变换器电 子悬挂互连。该类型的悬挂互连是包括连接到写变换器的导电迹线的多层层压结构。避免 这些迹线的特性阻抗的突然变化以最小化信号反射。为实现这种效果，相应地使迹线的宽 度定形以防止在悬挂互连中迹线接合面积、孔经和其它机械障碍的急剧变化。而且，迹线的 方向的变化是逐渐的，以避免信号反射。Klaassen的591教导了仅用于补偿悬挂互连中突 然的阻抗改变的配置。虽然现今，存在避免这种阻抗级的突然变化的其它悬挂互连设计。Mikalauskas的美国专利6，791. 429描述了通过以校正阻抗的方式在传输线中引 入适当量的延迟来抵消传输线寄生元件不连续。通过至少部分地考虑校正阻抗和寄生元件 效应来计算延迟。校正传输线包括添加到存在寄生元件的传输线的部分的、基于寄生元件 的特性的电感或电容。校正传输线位于寄生元件(其可以是结点、通路或铰链)之前或之 后的信号传输线中。低阻抗悬挂互连和低功率写前端系统中的近来的发展产生了针对完整的前端信 号路径或前端互连改进阻抗控制的需要。
技术实现思路
在本专利技术的实施例中，沿着在源(驱动器)和接收器(例如，变换器)之间的传输 线路径使用电容和/或电感分量(特征)以补偿阻抗不连续和/或不匹配，以改进写信号 传递的频率响应。本专利技术的另一实施例可用于改进读信号的频率响应。在本专利技术的实施例 中，通过添加具有选择来补偿由所需的物理互连特征引起的固有的阻抗不连续的阻抗特性 的非均勻性，来对于传输线减少信号反射且改进信号传递。通常选择补偿阻抗值使得源阻 抗位于目标的阻抗不连续和补偿阻抗之间。本专利技术允许将集成的补偿特征添加到传输线而 不增加传输线的总长度。在用于典型的存储系统中的实施例中，补偿特征可以是在包括在 写驱动器发射器22和写变换器24之间的传输线中的导电迹线中的非均勻性(几何结构)。 优选地，补偿特征位于不连续附近或临近不连续以避免相位失真。在本专利技术的实施例中，可 以在写驱动器输出和芯片_载体互连41之间，和/或在芯片-载体互连41和悬挂互连42 之间，和/或在悬挂互连42和写变换器24之间添加阻抗补偿组件。另外，小段万向接头互 连43可在其接口具有附加的补偿组件。本专利技术的实施例包括在写驱动器发射器22和写变 换器24之间的前端互连中的一个或多个补偿组件以改进信号传递性能。补偿位置包括互 连分段，但不限于这些接口点。前端互连系统还使用补偿组件来实现整体较低的有效阻抗 级，其中需要较低的阻抗级以实现较低功率的前端系统。在替代的实施例中，可使用补偿来 实现较高的总阻抗。虽然现有技术教导沿着互连平均较高的阻抗级，但是通过使用补偿组件，本专利技术允许使用低阻抗互连，同时顾及高阻抗部分，诸如芯片-载体互连41。本专利技术还减少来自任 意高阻抗部分的传输线反射，允许较低阻抗的互连部分的更佳使用和较低功率的写驱动器 的更佳设计。附图说明图1 (a)是现有技术的盘驱动器的前端系统的简化示意性图示。图1 (b)是现有技术的盘驱动器中组成前端互连的传输线路经的所选互连部分的 简化示意性图示。图2是在写驱动器发射器22和写变换器24之间的前端互连中具有三个补偿组件 的本专利技术实施例的简化示意性图示。图3(a)是用于图示需要高功率(HP)的现有技术的阻抗轮廓的图表。图3 (b)中 的图表示出使用低阻抗互连，但具有针对芯片-载体互连41和万向接头互连43的阻抗限 制的现有技本文档来自技高网...
【技术保护点】
一种设备，包括：发射器；接收器；和传输线，连接发射器和接收器，所述传输线包括：形成阻抗不连续的第一非均匀性；和补偿特征，集成在传输线中形成第二非均匀性，所述补偿特征具有补偿第一非均匀性的阻抗。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：约翰T康特雷拉斯，卢兹弗兰卡内托，
申请(专利权)人：日立环球储存科技荷兰有限公司，
类型：发明
国别省市：NL[荷兰]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。