一种用总线接收时钟信号以实现数据传输的方法技术

本发明专利技术揭示了一种用总线接收时钟信号以实现数据传输的方法，针对不具备ＣＡＭＥＲＡ接口的基带芯片，巧妙的利用了基带芯片的数据总线或地址总线，通过软件编程对总线的数据位进行控制，使其相应的数据位或地址位作为接收快速时钟信号的管脚，并时钟信号进行监测，若该时钟信号发生跳变，则认为接收到新数据，从而实现数据传输。这样一来，就可以不用再增加一个具有ＣＡＭＥＲＡ接口的芯片作为中间件，而是可以直接与相应的功能模块进行数据传输，大大降低了成本。

【技术实现步骤摘要】

本专利技术涉及数据传输领域，特别涉及 一 种用总线接收时钟信号以实现数 据传输的方法。
技术介绍
对于移动通讯领域涉及的许多基带芯片来说，它有其本身工作需要的 晶振或晶体输入专用管脚，也可能有时钟输出管脚以输出一定频率的时钟，还有一些专用的时钟接收管脚例如camera接口 (图像形成装置接口， 以下同)上的pclk (时钟信号，以下同)接收管脚。但是有些基带芯片往往没有一个能让设计者自由配置的、可接收外部 设备较快时钟的管脚，这导致该芯片在使用上受到许多限制。参见图1， 图1显示了 Qualcomm公司的CDMA基带芯片QSC6020，用该芯片设计手 机的CAMERA的功能时，就需要外加带CAMERA接口的芯片，使得成本增 加，在图1中，QSC6020基带芯片就是通过外加的一个具有CAMERA接口 的芯片IOO，才能和CAMERA模块进行数据传输。从以上可以看出，目前的这种技术方案增加了产品的成本，在竟争曰 趋激烈的移动通讯领域是非常不利的。
技术实现思路
本专利技术的目的是提供， 其能使不具备CAMERA接口的基带芯片无障碍的与发出时钟信号的相应功能模块进行数据传输。一方面，本专利技术提供， 包括控制数据总线中的一位或若干位数据位作为接收时钟信号的输入端，或者控制地址总线中的一位或若干位地址位作为接收时钟信号的输入端； 监测所述数据总线或地址总线的输入端接收的时钟信号，当所述时钟信号产生跳变时，则认为从所述数据总线或地址总线接收到新数据。所述时钟信号从高电平变为低电平或从低电平变为高电平时，认为所述时钟信号产生跳变。本专利技术还提供一种实现基带芯片和图像形成模块的数据传输的方法，包括使基带芯片的数据总线中的 一位或若干位数据位作为接收时钟信号的 输入端，或者使基带芯片的地址总线中的 一位或若干位地址位作为接收时钟信号的输入端；使基带芯片的数据总线或地址总线中的另外的若干位数据位或地址位 连接所述图像形成模块的图像信息输出端，以接收图像信息；监测所述时钟信号，当所述时钟信号产生跳变时，则判断为接收到新数据。所述时钟信号从高电平变为低电平或从低电平变为高电平时，认为所述 时钟信号产生跳变。采用本专利技术所述的，针 对不具备C A M E R A接口的基带芯片，巧妙的利用了基带芯片的数据总线或 地址总线，通过软件编程对总线的数据位进行控制，使其相应的数据位作 为接收快速时钟信号的管脚，同时还对接收的时钟信号进行监测，如果该 时钟信号发生跳变，则认为从相应的数据总线或地址总线接收到一个新数 据，从而实现数据传输。这样一来，就可以不用再增加一个具有CAMERA 接口的芯片作为中间件，可以直接与相应的功能模块进行数据传输了，大 大降低了成本。附图说明图l为目前基带芯片与图像形成模块的数据传输方式的原理框图; 图2为本专利技术一实施例的流程示意图； 图3为本专利技术一实施例的原理框图。20 具体实施例方式下面结合附图和实施例进一步说明本专利技术的技术方案。参见图2,图2显示了一种用总线接收时钟信号以实现数据传输的方 法200，包括201 、控制芯片总线的数据位或地址位以接收时钟信号。 可以通过软件编程的方式控制基带芯片的数据总线或地址总线中的一 位或若干位数据位或地址位作为接收时钟信号的输入端，也就是作为时钟 信号的接收管脚。具体实施中，作为时钟信号的接收管脚的可以是数据总 线的一位或若干位数据位，也可以是地址总线的一位或若干位地址位，还 可以是数据总线和地址总线组合的一位或若干位数据位和地址位。202、 监测时钟信号是否有跳变。开始接收时钟信号后，通过软件监测所述输入端接收的时钟信号是否 有跳变。判断跳变的方法是所述时钟信号从高电平变为低电平或从低电 平变为高电平时，认为所述时钟信号产生跳变；否则认为其没有产生跳变。203、 时钟信号有跳变则认为接收到新数据。当所述时钟信号产生跳变时，则认为从所述数据总线或地址总线接收 到新的数据，从而持续的进行数据传输。本专利技术针对不具备CAMERA接口的基带芯片，利用其数据总线或地址 总线(适用地址总线时，要求其可作为输入)速度快的特点，用软件处理 的方法，把数据总线或地址总线中的 一位或几位的数据位或地址位作为快 速时钟的接收管脚，其在数据总线或地址总线上对应的比特为elk —bit, 同时基带芯片通过软件不断从所述总线读取数据，从读取到的数据上判断 clk — bU是否有跳变，比如由前一次读的1变为这次的0或由前一次的0 变为这次的l，则判断产生了一个clk,而如果没有跳变则判断没有产生新 的clk。这种方法能接收的最大时钟频率取决于数据总线的速率及系统处理能 力。在系统处理能力足够的情况下，能接收的最大时钟频率为数据总线的二分之一。下面通过本专利技术的 一个较佳的实施例来具体说明 一下 参见图3,基带芯片QSC6020的DO-D15数据位可以作为NAND FLASH (闪存)的数据总线接口，接收速率为32MHz，大大超过PCLK (时钟信号) 的速率。CAMERA (图像形成模块)的图像信息通过其SDO-SD7的数据总线 传送到基带芯片QSC6020的数据总线D0-D7数据位上，这些信息由PCLK发 出像素同步信息。基带芯片QSC6020用数据位D8作为CAMERA (图像形成 模块)输出的PCLK的接收口 ，当基带芯片QSC6020接收到CAMERA的行同 步或帧同步信号时开始接收数据，通过接收下来的数据判断D8位是否有电 平跳变，如从1跳变到0或从0跳变到1判断为接收到一个新的数据。这 样，通过D8数据位就可以不断的接收CAMERA送过来的图像信息数据，再 通过软件处理，就可以做到从软件上实现CAMERA功能。本
中的普通技术人员应当认识到，以上的实施例仅是用来说 明本专利技术，而并非用作为对本专利技术的限定，只要在本专利技术的实质精神范围 内，对以上实施例的变化、变型都将落在本专利技术的权利要求书范围内。本文档来自技高网...

【技术保护点】
一种用总线接收时钟信号以实现数据传输的方法，其特征在于，包括：　控制数据总线中的一位或若干位数据位作为接收时钟信号的输入端，或者控制地址总线中的一位或若干位地址位作为接收时钟信号的输入端；　监测所述数据总线或地址总线的输入端接收 的时钟信号，当所述时钟信号产生跳变时，则认为从所述数据总线或地址总线接收到新数据。

【技术特征摘要】
1、一种用总线接收时钟信号以实现数据传输的方法，其特征在于，包括控制数据总线中的一位或若干位数据位作为接收时钟信号的输入端，或者控制地址总线中的一位或若干位地址位作为接收时钟信号的输入端；监测所述数据总线或地址总线的输入端接收的时钟信号，当所述时钟信号产生跳变时，则认为从所述数据总线或地址总线接收到新数据。2 、如权利要求l所述的用总线接收时钟信号以实现数据传输的方法， 其特征在于，所述时钟信号从高电平变为低电平或从低电平变为高电平时， 认为所述时钟信号产生跳变。3、 一种实现基带芯片和图像形成模块的数据传输...

【专利技术属性】
技术研发人员：马琼英，
申请(专利权)人：上海闻泰电子科技有限公司，
类型：发明
国别省市：31[]