一种嵌入式肖特基MOSFET制作方法技术

本发明专利技术提供一种嵌入式肖特基MOSFET制作方法，包括提供衬底，衬底表面形成有外延层，在外延层上形成图案化的硬质掩膜层；以硬质掩膜层为掩膜，对外延层进行初步刻蚀，在外延层中形成浅沟槽；对浅沟槽的侧壁进行阱注入；以硬质掩膜层为掩膜，对外延层进行再次刻蚀，在外延层中形成目标沟槽；在目标沟槽中形成栅介质层和多晶硅，并进行阱推进，在目标沟槽的侧壁形成阱区；对阱区进行离子注入形成源区；淀积层间介质层并刻蚀形成接触孔；对接触孔底部进行肖特基注入形成肖特基接触。本发明专利技术采用沟槽分布刻蚀，两步刻蚀之间增加侧壁阱注入，使阱区仅存在沟槽侧壁，而不在接触孔下方，从而在接触孔下方能进一步形成肖特基接触，达到提升恢复速度的效果。

【技术实现步骤摘要】

本专利技术涉及半导体制造，具体涉及一种嵌入式肖特基mosfet制作方法。

技术介绍

1、传统屏蔽栅器件，反向恢复从体二极管漏端走到源端。通过并联肖特基二极管(schottky barrier diode，简称sbd)方式，有效降低寄生管开启电压，从而降低恢复速度，提高转换效率。如图1所示，mos器件m1和m2作为核心开关器件，通过控制芯片来实现直流-直流转换，其中，m1和m2种本身存在寄生二极管d1、d2(由包围源极的阱区/漏极构成)，为有效降低高频开关损耗，提高直流转化效率，在m1的源极s与漏极d之间并联肖特基二极管sbd(如图2所示)。由于肖特基二极管sbd与寄生二极管d1(pn结)相比，具有更低的开启电压(肖特基二极管0.3v左右，pn结二极管0.7v左右)，如在m1的源极s与漏极d之间并联一肖特基二极管sbd，可以有效减少由于高开启电压造成的损耗，有效降低高频开关过程种开关损耗，提高转换效率。

2、现有嵌入式肖特基的形成工艺分为两种：如图3和图4所示，第一种是阱注入，第二种是深接触孔挖穿阱区。但这两种方法都有不足之处，第一种需额外光刻掩本文档来自技高网...

【技术保护点】

1.一种嵌入式肖特基MOSFET制作方法，其特征在于，包括以下步骤：

2.根据权利要求1所述的嵌入式肖特基MOSFET制作方法，其特征在于，步骤一中所述衬底为硅衬底。

3.根据权利要求1所述的嵌入式肖特基MOSFET制作方法，其特征在于，步骤一中所述硬质掩膜层的材料为氮化硅。

4.根据权利要求1所述的嵌入式肖特基MOSFET制作方法，其特征在于，步骤二和步骤四中所述刻蚀为干法刻蚀工艺。

5.根据权利要求1所述的嵌入式肖特基MOSFET制作方法，其特征在于，步骤五中所述栅介质层形成于所述目标沟槽的底部表面和侧面。

<p>6.根据权利要求...

【技术特征摘要】

1.一种嵌入式肖特基mosfet制作方法，其特征在于，包括以下步骤：

2.根据权利要求1所述的嵌入式肖特基mosfet制作方法，其特征在于，步骤一中所述衬底为硅衬底。

3.根据权利要求1所述的嵌入式肖特基mosfet制作方法，其特征在于，步骤一中所述硬质掩膜层的材料为氮化硅。

4.根据权利要求1所述的嵌入式肖特基mosfet制作方法，其特征在于，步骤二和步骤四中所述刻蚀为干法刻蚀工艺。

5.根据权利要求1所述的嵌入...

【专利技术属性】
技术研发人员：颜树范，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：