具有快闪内存的储存装置及快闪内存的储存方法制造方法及图纸

本发明专利技术是有关一种具有快闪内存的储存装置及快闪内存的储存方法。该具有快闪内存的储存装置，包含一快闪内存及一与该快闪内存电连接的控制单元；该快闪内存包括多数个第一晶体管及多数个第二晶体管；该控制单元接收一资料写入指令，若指令内容为储存于该些第一晶体管中，则该控制单元依一第一动态平均读写演算法将该笔资料储存于第一晶体管中，若储存于该些第二晶体管中，则依一第二动态平均读写演算法将该笔资料储存于第二晶体管中；该控制单元还依一第一静态平均读写演算法管理第一晶体管中的资料，并依一第二静态平均读写演算法管理第二晶体管中的资料。本发明专利技术可以针对不同的快闪内存有不同的管理手段以延长快闪内存寿命。

【技术实现步骤摘要】

本专利技术涉及一种储存装置及储存方法，特别是涉及一种。
技术介绍
快闪内存(Flash ROM，即快闪记忆体)可分为单级单元(Single LevelCell，简称 SLC)与多级单元(Multi Level Cell，简称MLC)。在使用内存单元的方式上，SLC快闪内 存装置与电可擦写可编程只读存储器(Electrically Erasable Programmable ReachOnly Memory,EEPROM)相同，但在浮置栅极(Floating gate，即浮置闸极)与源极(Source)中的 氧化薄膜更薄。资料的写入是通过对浮置栅极的电荷加电压，然后可通过源极将所储存的 电荷消除，藉由此储存一个个资讯比特(比特即位元，本文均称为比特)，可提供快速的程 序编程与读取。但是SLC受限于低硅效率(Siliconefficiency)的问题，唯有通过先进的 流程强化技术(Processenhancements)，才能提升SLC装置的应用范围。 MLC则在浮置栅极中使用不同程度的电荷，因此能在单一晶体管(transistor)中 储存二比特以上的资料，并通过记忆体细胞的写入与感应的控制，在单一晶体管(晶体管 即电晶体，本文均称为晶体管)中产生4层单元。此种方式的资料读写速度中等，且需要最 佳化的感应电路(sensingcircuitry)。 另夕卜，由于半导体的物理特性，采用MLC的快闪内存每一记忆区块(block)使用寿 命约为一万次删除/写入，而SLC的快闪内存每一记忆区块其使用寿命则为十万次删除/ 写入。 为了延长快闪内存的寿命，目前已发展出静态平均读写演算法(StaticWear Leveling)与动态平均读写演算法(Dynamic Wear Leveling)，此二类演算法都是为了避免 过度使用特定的记忆区块，而导致大部分记忆区块仍有很长的使用寿命时，内存已出现被 过度删除/写入的坏区，因此不论是静态平均读写演算法或动态平均读写演算法，都能有 助于平均使用每一记忆区块，以延长快闪内存整体的寿命。 为了兼顾SLC快速及寿命长的优点，以及MLC低价及大容量的优点，各厂纷纷提出 方案，其中，SLC与MLC混用设计的复合式储存装置受各厂重视。然而现有快闪内存管理方 法，例如中国台湾专利技术第1293729号专利「快闪内存的管理演算法」，及第94125951号申请 案「可调式快闪内存管理系统及方法」所揭露的管理技术，并未考虑储存装置中是否有不同 种类的快闪内存。但实际上SLC与MCL特性不同，混用两种以上快闪内存的储存装置时，如 何有效管理读取及写入工作，以让使用者确实享受到读写速度快、寿命长、低价及大容量的 好处，则为一重要课题。
技术实现思路
本专利技术的目的是在提供一种可以针对不同的快闪内存有不同的管理手段以延长 快闪内存寿命的具有快闪内存的储存装置。5 本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出 的具有快闪内存的储存装置，包含一快闪内存及一与该快闪内存电连接的控制单元；该 快闪内存包括多数个第一晶体管及多数个第二晶体管；该控制单元是用以判断将一笔资料 储存于该些第一晶体管中或该些第二晶体管中，若储存于该些第一晶体管中，则依一第一 动态平均读写演算法将该笔资料储存于该些第一晶体管中，若储存于该些第二晶体管中， 则依一第二动态平均读写演算法将该笔资料储存于该些第二晶体管中；该控制单元还依一 第一静态平均读写演算法管理该些第一晶体管中的资料，并依一第二静态平均读写演算法 管理该些第二晶体管中的资料。 较佳地，前述的具有快闪内存的储存装置，该些第一晶体管分别可被写入资料达 一第一上限次数，该些第二晶体管分别可被写入资料达一第二上限次数，该控制单元则是 依据该第一上限次数决定该第一静态平均读写演算法的一第一设定参数，以管理该些第一 晶体管中的资料，该控制单元并依据该第二上限次数决定该第二静态平均读写演算法的一 第二设定参数，以管理该些第二晶体管中的资料。 本专利技术的控制单元是当各该第一晶体管被写入资料的次数的全距大于等于该第 一设定参数，则移动储存于写入次数最少的该第一晶体管的资料；而当各该第二晶体管被 写入资料的次数的全距大于等于该第二设定参数，该控制单元则移动储存于写入次数最少 的该第二晶体管的资料。 较佳地，本专利技术的快闪内存的该些第一晶体管与该些第二晶体管，分别是可用以储存一比特的资料的单级单元，及可用以储存多数比特的资料的多级单元。 本专利技术的另一目的，即在于提供一种针对不同的快闪内存有不同的管理手段以延长快闪内存寿命的快闪内存的储存方法。 本专利技术的目的及解决其技术问题还采用以下技术方案来实现。依据本专利技术提出的 快闪内存的储存方法包含判断将一笔资料储存于多数个第一晶体管中或多数个第二晶体 管中，若储存于该些第一晶体管中，则依一第一动态平均读写演算法储存该笔资料于该些 第一晶体管中，若储存于该些第二晶体管中，则依一第二动态平均读写演算法储存该笔资 料于该些第二晶体管中，另外，还分别依一第一静态平均读写演算法与一第二静态平均读 写演算法管理储存于该些第一晶体管中与该些第二晶体管中的资料。 较佳地，前述的储存方法，该些第一晶体管分别可被写入资料达一第一上限次数， 该些第二晶体管分别可被写入资料达一第二上限次数；依据该第一上限次数可决定该第一 静态平均读写演算法的一第一设定参数，以管理该些第一晶体管中的资料，而依据该第二 上限次数可决定该第二静态平均读写演算法的一第二设定参数，以管理该些第二晶体管中 的资料。 更佳地，前述的储存方法，当各该第一晶体管被写入资料的次数的全距大于等于 该第一设定参数，则移动储存于写入次数最少的该第一晶体管的资料，而当各该第二晶体 管被写入资料的次数的全距大于等于该第二设定参数，则移动储存于写入次数最少的该第 二晶体管的资料。 借由上述技术方案，本专利技术至少 具有下列优点及有益效果因应第一晶体管与第二晶体管的物理特性的不同，采用不同的 第一静态平均读写演算法与第二静态平均读写演算法来分别管理储存于第一晶体管与第二晶体管中的资料，以更加延长快闪内存的寿命。 上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段， 而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其他目的、特征和优点能够 更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。附图说明 图1是本专利技术具有快闪内存的储存装置的较佳实施例的方块示意图。 图2是本专利技术具有快闪内存的储存装置的较佳实施例储存一笔资料的流程图。 图3是专利技术具有快闪内存的储存装置的较佳实施例管理储存在第一记忆区块与第二记忆区块中的资料的流程图。具体实施例方式为更进一步阐述本专利技术为达成预定专利技术目的所采取的技术手段及功效，以下结合 附图及较佳实施例，对依据本专利技术提出的 其具体实施方式、结构、步骤、特征及其功效，进行详细说明。 请参阅图1所示，是本专利技术具有快闪内存的储存装置的较佳实施例的方块示意 图。本专利技术较佳实施例的具有快闪内存的储存装置10包含一快闪内存1 (Flash memory) 及一与该快闪内存1电连接的控制单元2。 上述的快闪内存1包括多个具有多数个第一晶体管111的第一记忆区块本文档来自技高网...

【技术保护点】
一种具有快闪内存的储存装置，其特征在于该储存装置包含：一快闪内存，包括多数个第一晶体管及多数个第二晶体管；以及一控制单元，与该快闪内存电连接，并可接收一资料写入指令，若该指令内容为将一笔资料储存于该些第一晶体管中，则依一第一动态平均读写演算法将该笔资料储存于该些第一晶体管中，若该指令内容为将该笔资料储存于该些第二晶体管中，则依一第二动态平均读写演算法将该笔资料储存于该些第二晶体管中；该控制单元还依一第一静态平均读写演算法管理该些第一晶体管中的资料，并依一第二静态平均读写演算法管理该些第二晶体管中的资料。

【技术特征摘要】
一种具有快闪内存的储存装置，其特征在于该储存装置包含一快闪内存，包括多数个第一晶体管及多数个第二晶体管；以及一控制单元，与该快闪内存电连接，并可接收一资料写入指令，若该指令内容为将一笔资料储存于该些第一晶体管中，则依一第一动态平均读写演算法将该笔资料储存于该些第一晶体管中，若该指令内容为将该笔资料储存于该些第二晶体管中，则依一第二动态平均读写演算法将该笔资料储存于该些第二晶体管中；该控制单元还依一第一静态平均读写演算法管理该些第一晶体管中的资料，并依一第二静态平均读写演算法管理该些第二晶体管中的资料。2. —种快闪内存的储存方法，其特征在于该储存方法包含(A) 接收一资料写入指令；(B) 若该指令内容为储存于多数个第一晶体管中，则依一第一动态平均读写演算法储存该笔资料于该些第一晶体管中；(C) 若该指令内容为储存于多数个第二晶体管中，则依一第二动态平均读写演算法储存该笔资料于该些第二晶体管中；(D) 依一第一静态平均读写演算法管理该些第一晶体管中的资料；以及(E) 依一第二静态平均读写演算法管理该些第二晶体管中的资料。3. —种具有快闪内存的储存装置，其特征在于该储存装置包含一快闪内存，包括多数个第一晶体管及多数个第二晶体管；以及一控制单元，与该快闪内存电连接，并可接收一资料写入指令，若该指令内容为将一笔资料储存于该些第一晶体管中，则依一第一动态平均读写演算法将该笔资料储存于该些第一晶体管中，若该指令内容为将该笔资料储存于该些第二晶体管中，则依一第二动态平均读写演算法将该笔资料储存于该些第二晶体管中。4. 如权利要求3所述的具有快闪内存的储存装置，其特征在于该些第一晶体管分别用以储存一比特的资料，该些第二晶体管分别用以储存多数比特的资料。5. —种快闪内存的储存方法，其特征在于该储存方法包含(A) 接收一资料写入指令；(B) 若该指令内容为储存于多数个第一晶体管中，则依一第一动态平均读写演算法储存该笔资料于该些第一晶体管中；以及(C) 若该指令内容为储存于多数个第二晶体管中，则依一第二动态平均读写演算法储存该笔资料于该些第二晶体管中。6. 如权利要求5所述的快闪内存的储存方法，其特征在于该些第一晶体管分别用以储存一比特的资料，该些第二晶体管分别用以储存多数比特的资料。7. —种具有快闪内存的储存装置，其特征在于该储存装置包含一快闪内存，包括多数个第一晶体管及多数个第二晶体管；以及一控制单元，与该快闪内存电连接，该控制单元依一第一静态平均读写演算法管理该些第一晶体管中的资料，并依一第二静态平均读写演算法管理该些第二晶体管中的资料。8. 如权利要求7所述的具有快闪内存的储存装置，其特征在于该些第一晶体管分别被写入资料达一第一上限次数，该些第二晶体管分别被写入资料达一第二上限次数，该控制单元则是依据该第一上限次数决定该第一静态平均读写演算法的一第一设定参数，以管理该些第一晶体管中的资料，该控制单元并依据该第二上限次数决定该第二静态平均读写演算法的一第二设定参数，以管理该些第二晶体管中的资料。9. 如权利要求8所述的具有快闪内存的储存装置，其特征在于当每一该些第一晶体管被写入资料的次数的样本标准差大于等于该第一设定参数，该控制单元则移动储存于写入次数最少的该第一晶体管的资料；当每一该些第二晶体管被写入资料的次数的样本标准差大于等于该第二设定参数，该控制单元则移动储存于写入次数最少的该第二晶体管的资料。10. 如权利要求8所述的具有快闪内存的储存装置，其特征在于当每一该些第一晶体管被写入资料的次数的平均绝对离差大于等于该第一设定参数，该控制单元则移动储...

【专利技术属性】
技术研发人员：李毓轩，
申请(专利权)人：宇瞻科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]