【技术实现步骤摘要】
本专利技术属于半导体器件，具体涉及一种沟槽隔离电阻结构及其制作方法。
技术介绍
1、现有电路结构中，电阻器通常为在各层内水平延伸的一维电阻，这导致了电阻器的设置会占用芯片大量的宝贵的区域面积并可能潜在地阻碍对下方其他功能部件的访问，从而需要到这些部件的复杂电连接、或者需要添加更多未被电阻器覆盖的部件。
2、其次，现有的一维电阻，制作工艺十分复杂。
3、公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
技术实现思路
1、本专利技术的目的在于提供一种沟槽隔离电阻结构及其制作方法，其能够基于现有的mti/dti工艺，在不增加额外掩膜成本的情况下，在芯片上形成垂直方向的电阻，电阻面积小，大幅度节约芯片面积，降低芯片成本。
2、为了实现上述目的，本专利技术一具体实施例提供了一种沟槽隔离电阻结构，包括：
3、半导体主体，包括衬底、设置在所述衬底之上的埋...
【技术保护点】
1.一种沟槽隔离电阻结构，其特征在于，包括：
2.根据权利要求1所述的沟槽隔离电阻结构，其特征在于，施加于所述第一沟槽结构上的电压高于施加于所述沟槽隔离单元内的电阻子区上的电压。
3.根据权利要求1所述的沟槽隔离电阻结构，其特征在于，所述第三沟槽的底部与所述埋层之间的预设距离范围为0.5μm-1.5μm。
4.根据权利要求1所述的沟槽隔离电阻结构，其特征在于，所述第三沟槽隔离结构将所述电阻区划分在第一方向上并列排设的第一电阻子区和第二电阻子区；
5.根据权利要求1所述的沟槽隔离电阻结构，其特征在于，所述沟槽隔离电阻结构包...
【技术特征摘要】
1.一种沟槽隔离电阻结构，其特征在于，包括：
2.根据权利要求1所述的沟槽隔离电阻结构，其特征在于，施加于所述第一沟槽结构上的电压高于施加于所述沟槽隔离单元内的电阻子区上的电压。
3.根据权利要求1所述的沟槽隔离电阻结构，其特征在于，所述第三沟槽的底部与所述埋层之间的预设距离范围为0.5μm-1.5μm。
4.根据权利要求1所述的沟槽隔离电阻结构，其特征在于，所述第三沟槽隔离结构将所述电阻区划分在第一方向上并列排设的第一电阻子区和第二电阻子区；
5.根据权利要求1所述的沟槽隔离电阻结构，其特征在于，所述沟槽隔离电阻结构包括多个沟槽隔离单元，多个所述沟槽隔离单元排设于所述第一沟槽所围成的区域内，相邻所述沟槽隔离单元共用部分所述第二沟槽和部分所述第二沟槽隔离结构。
6.根据权利要求1所述的沟槽隔离电阻结构，其特征在于，所述沟槽隔离电阻结构包...
【专利技术属性】
技术研发人员：马小波，
申请(专利权)人：思瑞浦微电子科技上海有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。