一种改善浅沟槽绝缘结构的方法技术

本发明专利技术提供了一种改善浅沟槽绝缘结构的方法，包括以下步骤：提供一种半导体衬底，衬底上具有浅沟槽结构，包括浅沟槽结构表面的衬底表面覆盖有一层阻挡层，该阻挡层的材料为氮化物，浅沟槽结构的表面的阻挡层的厚度小于衬底表面其他位置的阻挡层厚度；在半导体衬底上沉积光阻，该光阻覆盖在半导体衬底的阻挡层上方，在浅沟槽结构上方的光阻高度低于其他位置的光阻高度；通过等离子体蚀刻光阻，直到浅沟槽结构的上边缘处的阻挡层的氮化物暴露；对没有光阻覆盖处的阻挡层进行干蚀刻，去除一部分阻挡层。本发明专利技术的方法可以改进半导体器件的结构，避免了后续过程中因为ＳｉＮ被蚀刻而产生的多晶硅沉积现象，避免半导体器件的电路桥接的现象。

【技术实现步骤摘要】

本专利技术涉及半导体制造的
，特别涉及。
技术介绍
现有的隔离制程(isolation process) —般会采用浅沟槽隔离结构(shallowtrench isolation,简称STI)的方式。STI蚀刻完成后，根据需求会在STI的侧壁作一层或多层线性层(linear)，某些情况下会用到一层SiN的薄层，如图l所示的衬底结构中，包含半导体衬底ll，半导体衬底11内包含STI12，半导体衬底ll上方沉积一SiN层13，SiN层13在STI 12内的相比之下十分薄，在STI12以外的SiN层13的上表面区域中沉积有一层较厚的SIN层14，此时，沉积的薄SiN层13会整面性地覆盖到STI12的顶角处，如图中的箭头所指示的，由于用作蚀刻阻挡层的厚的SiN层(HM SiN)14需要在半导体器件形成之前被去除，而用作清洗用的酸性腐蚀剂，例如热磷酸对氧化物选择比很高，所以它会沿着SiN的线状位置的结构形成缝隙，而后续的酸液以蚀刻氧化物为主，这样就会将原有的微小缝隙洗成较深的凹槽(divot)，如图2和图3所示，在图2中表示由于去除SIN层14时会不可避免地消除顶角处的SiN，因而，在STI12中填充的氧化物材料15后，在顶角处与STI12内填充的氧化物材料之间形成缝隙，如图中箭头所指，而后，随着利用酸对氧化物材料的蚀刻，该缝隙会被蚀刻成为较深的凹槽，如图3所示。这种深陷的凹槽不仅会对半导体器件性能造成不应有的影响，而且由于在后续制造步骤中，凹槽中可能会沉积多晶硅，因而多晶硅蚀刻(poly etch)时，很可能会形成多晶硅的沉积(poly residue)，如图4所示，导致半导体上的集成电路中发生电路桥接的现象。
技术实现思路
因而，现在急需一种方法，可以避免在SiN中形成缝隙和凹槽的问题，从而避免多晶体的沉积。鉴于上述，提供，包括以下步骤 步骤1、提供一种半导体衬底，衬底上具有浅沟槽结构，包括浅沟槽结构表面的衬底表面覆盖有一层阻挡层，该阻挡层的材料为氮化物，浅沟槽结构的表面的阻挡层的厚度小于衬底表面其他位置的阻挡层厚度； 步骤2、在半导体衬底上沉积光阻，该光阻覆盖在半导体衬底的阻挡层上方，在浅沟槽结构上方的光阻高度低于其他位置的光阻高度； 步骤3、通过等离子体蚀刻光阻，直到浅沟槽结构的上边缘处的阻挡层的氮化物暴露； 步骤4、对没有光阻覆盖处的阻挡层进行干蚀刻，去除一部分阻挡层。 所述步骤3中，通过调整源电压和射频功率控制等离子体的浓度和能量。 所述步骤4中，在浅沟槽结构侧边的阻挡层被去除，暴露出衬底。 还包括步骤4之后酸性蚀刻剂清洗去除浅沟槽结构内的光阻的过程。 步骤3中用于蚀刻的等离子体与步骤4中蚀刻用气体的成分不同。 步骤3中，如果设定光阻的RF源电压为308V，则SIN层对应的RF功率范围控制在700 900W。 利用本专利技术的方法可以改进半导体器件的结构，避免了后续过程中因为SiN被蚀刻而产生的多晶硅沉积现象，避免半导体器件的电路桥接的现象。 下面结合附图，对本专利技术的具体实施方式作进一步的详细说明。对于所属
的技术人员而言，从对本专利技术的详细说明中，本专利技术的上述和其他目的、特征和优点将显而易见。附图说明 图1是现有技术中的具有SiN材料的半导体衬底的示意图。 图2是现有技术中的具有STI旁边的缝隙缺陷的半导体衬底的示意图。 图3是现有技术中的具有STI旁边的凹槽缺陷的半导体衬底的示意图。 图4是现有技术中的STI旁边的凹槽缺陷中沉积有多晶体残余的半导体衬底的示意图。 图5是本专利技术一较佳实施例的具有SiN材料的半导体衬底覆盖光阻后的示意图。 图6是本专利技术一较佳实施例的蚀刻部分光阻直到露出部分SiN后的半导体衬底的示意图。 图7是本专利技术一较佳实施例的蚀刻去除部分光阻和较厚SiN后的半导体衬底的示意图。 图8和图9是本专利技术一较佳实施例的后续过程的半导体衬底的示意图。具体实施例方式下面结合附图和具体实施例对本专利技术所述的作进一步的详细说明。 本专利技术的一较佳实施例提出了具体包括以下步骤 步骤1、提供一种半导体衬底ll，衬底11上具有STI12，包括STI 12的表面的衬底11的表面覆盖有一层阻挡层13，该阻挡层13的材料为氮化物，例如氮化硅，浅沟槽结构的表面的阻挡层13的厚度小于衬底表面其他位置的阻挡层14的厚度。 步骤2、如图5所示，在半导体衬底11上沉积光阻16，该光阻16覆盖在半导体衬底的阻挡层14上方，当然也填充在STI12之中的浅沟槽结构上方的光阻高度低于其他位置的光阻高度，光阻的厚度可以例如为7-8KA左右，以覆盖STI12。该步骤为增加的步骤，目的在于避免在后续的SIN14的去除过程中，顶角处的SIN会随着较厚的SIN阻挡层14的移除被磷酸侵蚀，形成缝隙，进而形成较深的凹槽。 步骤3、如图6所示，通过等离子体(plasma)蚀刻光阻16，蚀刻之前与蚀刻过程中通过调整源电压和射频功率，例如设定光阻的RF源电压为308V，则SIN层对应的RF功率范围控制在700 900W，等离子体的浓度在气体流量一定的情况下与RF电压正相关，有效地控制腔室中等离子体的浓度和能量，逐渐蚀刻光阻16，等离子体蚀刻光阻的速率例如为462000+/-10000每分钟，直到浅沟槽结构的上边缘处的阻挡层的氮化物暴露，一般根据时间控制等离子体蚀刻光阻，这里可以根据光阻厚度和蚀刻率酸出理论值，这是因为浅沟槽结构的上边缘处的光阻的厚度是最小的，小于STI12处的光阻厚度，也小于除STI12上方外的SiN阻挡层14上的光阻厚度。 步骤4、如图7所示，利用干蚀刻的方式，对没有光阻覆盖处的阻挡层13和14进行干蚀刻，去除一部分阻挡层，此时蚀刻气体的流量，蚀刻时间，RF功率均有大幅提升，蚀刻气体成分也不同，在此过程中STI中的光阻同样会迅速减退，而后可用酸槽清洗祛除。 步骤5、在STI中沉积氧化物17，如图8所示，此时可以发现，氧化物与阻挡层13之间基本没有间隙，而后利用酸性蚀刻剂清洗氧化物17，可以看到凹陷处没有形成凹入下方的凹槽。 本专利技术可以在高密度等离子体(High Density Plasma, HDP)沉积之前，削除STI顶角处的氮化物线状结构，避免了后续的SiN中造成的缝隙，使得在后续制程中，酸洗氧化物形成较深凹槽的情形得以控制，如图9所示。 以上所述仅为本专利技术的较佳实施例，并非用来限定本专利技术的实施范围；如果不脱离本专利技术的精神和范围，对本专利技术进行修改或者等同替换的，均应涵盖在本专利技术的权利要求的保护范围当中。本文档来自技高网...

【技术保护点】
一种改善浅沟槽绝缘结构的方法，其特征在于包括以下步骤：步骤１、提供一种半导体衬底，衬底上具有浅沟槽结构，包括浅沟槽结构表面的衬底表面覆盖有一层阻挡层，该阻挡层的材料为氮化物，浅沟槽结构的表面的阻挡层的厚度小于衬底表面其他位置的阻挡层厚度；步骤２、在半导体衬底上沉积光阻，该光阻覆盖在半导体衬底的阻挡层上方，在浅沟槽结构上方的光阻高度低于其他位置的光阻高度；步骤３、通过等离子体蚀刻光阻，直到浅沟槽结构的上边缘处的阻挡层的氮化物暴露；步骤４、对没有光阻覆盖处的阻挡层进行干蚀刻，去除一部分阻挡层。

【技术特征摘要】
一种改善浅沟槽绝缘结构的方法，其特征在于包括以下步骤步骤1、提供一种半导体衬底，衬底上具有浅沟槽结构，包括浅沟槽结构表面的衬底表面覆盖有一层阻挡层，该阻挡层的材料为氮化物，浅沟槽结构的表面的阻挡层的厚度小于衬底表面其他位置的阻挡层厚度；步骤2、在半导体衬底上沉积光阻，该光阻覆盖在半导体衬底的阻挡层上方，在浅沟槽结构上方的光阻高度低于其他位置的光阻高度；步骤3、通过等离子体蚀刻光阻，直到浅沟槽结构的上边缘处的阻挡层的氮化物暴露；步骤4、对没有光阻覆盖处的阻挡层进行干蚀刻，去除一部分阻挡层。2. 根据权利要求1所述的一种改善浅沟槽绝缘结构的方法，其特征在于所述步骤3中，通过调整...

【专利技术属性】
技术研发人员：朱作华，曾令旭，李秋德，何荣，
申请(专利权)人：和舰科技苏州有限公司，
类型：发明
国别省市：32[中国|江苏]