测试结构、掩膜版版图及测试方法技术

一种测试结构、掩膜版版图及测试方法，测试结构包括：子测试结构，子测试结构包括：第一金属线，沿第一方向延伸；多个第二金属线，包括位于第一金属线正上方的第一子金属线、以及位于第一子金属线两侧的第二子金属线，多个第二金属线沿第一方向延伸且沿第二方向平行排列，第一方向垂直于第二方向，第一子金属线用于作为第一信号加载端，第二子金属线用于作为第二信号加载端；多个通孔互连结构，沿第一方向仅排列于第一金属线与第一子金属线之间，且与对应的第一金属线和第一子金属线电连接。本发明专利技术有利于提高测试精度。

【技术实现步骤摘要】

本专利技术实施例涉及半导体制造领域，尤其涉及一种测试结构、掩膜版版图及测试方法。

技术介绍

1、随着半导体工艺技术的发展，半导体器件越来越集成化，半导体器件的尺寸正在逐渐成比例缩小，其关键尺寸(cd，critical dimension)也变得越来越小，对于cd越来越小的半导体器件，在beol(back end of line，后段工艺)中，金属线互连的尺寸也将进一步缩小。

2、金属线之间的金属插塞(via)对后段可靠性(beol reliability)具有很大的影响，如果金属插塞形成效果不理想，将会影响到后段工艺的可靠性。随着后段工艺中关键尺寸的进一步缩小，金属线的宽度尺寸和间隙也进一步缩小，而目前后段工艺中通常采用sav(self-align via)工艺形成金属插塞，金属插塞的尺寸也会因金属线的宽度尺寸和间隙的尺寸缩小而缩小，从而对后段可靠性产生不良影响。

技术实现思路

1、本专利技术实施解决的问题是提供了一种测试结构、掩膜版版图及测试方法，提高了测试结构的测试精度。</p>

2、为解本文档来自技高网...

【技术保护点】

1.一种测试结构，其特征在于，包括：

2.如权利要求1所述的测试结构，其特征在于，所述测试结构包括多个所述子测试结构，多个所述子测试结构的第一子金属线的宽度依次增大；

3.如权利要求2所述的测试结构，其特征在于，多个所述子测试结构的第一子金属线的宽度等差依次增大。

4.如权利要求2或3所述的测试结构，其特征在于，多个所述子测试结构中，部分所述第一子金属线的宽度大于所述通孔互连结构的预设宽度，部分所述第一子金属线的宽度等于所述通孔互连结构的预设宽度，部分所述第一子金属线的宽度小于所述通孔互连结构的预设宽度。

5.如权利要求2或3所述的测试结构...

【技术特征摘要】

1.一种测试结构，其特征在于，包括：

2.如权利要求1所述的测试结构，其特征在于，所述测试结构包括多个所述子测试结构，多个所述子测试结构的第一子金属线的宽度依次增大；

3.如权利要求2所述的测试结构，其特征在于，多个所述子测试结构的第一子金属线的宽度等差依次增大。

4.如权利要求2或3所述的测试结构，其特征在于，多个所述子测试结构中，部分所述第一子金属线的宽度大于所述通孔互连结构的预设宽度，部分所述第一子金属线的宽度等于所述通孔互连结构的预设宽度，部分所述第一子金属线的宽度小于所述通孔互连结构的预设宽度。

5.如权利要求2或3所述的测试结构，其特征在于，多个所述子测试结构中，多个所述第一子金属线的宽度与所述通孔互连结构的预设宽度之差的范围为-5nm至15nm。

6.如权利要求2或3所述的测试结构，其特征在于，多个所述子测试结构中，相邻宽度尺寸的第一子金属线的宽度之差为0.5nm至1.5nm。

7.如权利要求1所述的测试结构，其特征在于，在所述子测试结构中，多个所述通孔互连结构的中心点位于所述第一子金属线的中线上。

8.如权利要求1所述的测试结构，其特征在于，沿所述第一方向，多个所述通孔互连结构布满所述第一子金属线的长度。

9.如权利要求1所述的测试结构，其特征在于，相邻所述第二金属线之间的间隔相等。

10.如权利要求1所述的测试结构，其特征在于，所述第一金属线的宽度大于所述通孔互连结构的预设宽度。

11.如权利要求1所述的测试结构，其特...

【专利技术属性】
技术研发人员：吴轶超，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：