【技术实现步骤摘要】
本专利技术涉及一种具有能够实现高集成化的and型存储单元阵列结构的快闪存储器。
技术介绍
1、图1的(a)中示出以往的或非(not or，nor)型快闪存储器的等效电路。如图1的(a)所示，各存储单元的源极/漏极连接于位线bl与源极线sl(虚拟接地)之间，栅极连接于字线wl，可进行各个存储单元的读出或编程。在编程动作中，例如对选择存储单元的位线bl施加5v、对源极线sl施加0v、对字线wl施加12v，对非选择存储单元的位线bl、源极线sl、字线wl施加0v。
2、在nor型快闪存储器中，由于无法将存储单元的栅极长度定标(scaling)为小于100nm，因此在存储单元的定标方面有限制。无法对栅极长度进行定标的理由之一是编程过程中的击穿(punch-through)问题。由于对位线bl施加大的电压，因此若依照定标而使栅极长度小于100nm，则在存储单元的源极/漏极之间产生击穿，难以抑制从位线bl向源极线sl的电流的泄漏。另外，在无法对栅极长度进行定标的情况下，也无法对为了在读出动作时获得读出电流的通道宽度进行定标。因此，nor...
【技术保护点】
1.一种快闪存储器，为与型快闪存储器，包括存储单元阵列，所述存储单元阵列包含多个存储单元，所述多个存储单元并联地连接于源极线与位线之间，其中，所述快闪存储器具有：
2.根据权利要求1所述的快闪存储器，其中，所述位线侧选择晶体管和所述源极线侧选择晶体管的扩散区域与所述多个存储单元的扩散区域分离。
3.根据权利要求1所述的快闪存储器，其中，所述扩散区域包括：
4.根据权利要求3所述的快闪存储器，其中，所述第一隔离区域及所述第二隔离区域具有与其他扩散区域不同的导电型。
5.根据权利要求1所述的快闪存储器，还包括沿着所述扩散区域...
【技术特征摘要】
1.一种快闪存储器，为与型快闪存储器，包括存储单元阵列，所述存储单元阵列包含多个存储单元，所述多个存储单元并联地连接于源极线与位线之间，其中，所述快闪存储器具有：
2.根据权利要求1所述的快闪存储器，其中，所述位线侧选择晶体管和所述源极线侧选择晶体管的扩散区域与所述多个存储单元的扩散区域分离。
3.根据权利要求1所述的快闪存储器，其中，所述扩散区域包括：
4.根据权利要求3所述的快闪存储器，其中，所述第一隔离区域及所述第二隔离区域具有与其他扩散区域不同的导电型。
5.根据权利要求1所述的快闪存储器，还包括沿着所述扩散区域的方式形成于所述基板上的多个位线及多个源极线，所述位线经由接点而电性连接于所述位线侧选择晶体管的扩散区域，所述源极线经由接点而电性连接于所述源极线侧选择晶体管的扩散区域。
6.根据权利要求1所述的快闪存储器，其中，所述扩散区域包含金属硅化物区域。
7.根据权利要求1所述的快闪存储器，其中，在存储单元中两对向的扩散区域与所述存储单元邻接的另一存储单元中两...
【专利技术属性】
技术研发人员：白田理一郎，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。