一种屏蔽栅沟槽VDMOS器件制造技术

技术编号:42228114 阅读:72 留言:0更新日期:2024-08-02 13:44
本技术提出了一种屏蔽栅沟槽VDMOS器件,包括:衬底,中间层,半绝缘层,栅极层;中间层布置于衬底的上侧,包括漂移层以及源极层;漂移层布置于衬底,漂移层的上侧布设有源极层;其中,在中间层中形成有至少一个沟槽;半绝缘层设于沟槽内部,与漂移层接触,并具有电阻率;栅极层,设于沟槽内,靠近源极层,并与半绝缘层的上表面接触。本技术通过对沟槽内结构的改进,提高了器件耐压能力。

【技术实现步骤摘要】

本技术涉及半导体器件,尤其涉及一种屏蔽栅沟槽vdmos(verticaldouble-diffusedmetal-oxide-semiconductor,垂直型双扩散金属氧化物半导体场效应晶体管)器件。


技术介绍

1、在现代电子领域中,随着能源需求的不断增长和电子设备的多样化应用,功率半导体器件的发展变得愈发关键。这些器件在能源转换、电动机驱动、电源管理等领域扮演着重要角色。然而,高电压、高功率应用对半导体器件提出了更严峻的要求,传统的设计和制造技术逐渐显示出其局限性。在这一背景下,屏蔽栅沟槽vdmos(vertical double-diffusedmetal-oxide-semiconductor)等新型功率器件设计不断涌现,旨在克服传统器件的限制,提供更高效率、更可靠的解决方案。

2、屏蔽栅沟槽vdmos是一种新型的功率mosfe(metal-oxide-semiconductor field-effecttransistor,金氧半场效晶体管),相比传统的vdmos结构,分离栅vdmos在栅极设计上进行了改进,栅极上采用了分离结构,分别本文档来自技高网...

【技术保护点】

1.一种屏蔽栅沟槽VDMOS器件,其特征在于,包括:

2.根据权利要求1所述的屏蔽栅沟槽VDMOS器件,其特征在于,所述半绝缘层为多晶硅层,采用LPCVD工艺,电阻率在1012-1017Ω·cm。

3.根据权利要求1所述的屏蔽栅沟槽VDMOS器件,其特征在于,所述半绝缘层厚度在0.1-0.5um之间。

4.根据权利要求1所述的屏蔽栅沟槽VDMOS器件,其特征在于,所述半绝缘层布置于所述沟槽的底部;或者布置于所述沟槽的底部以及两侧。

5.根据权利要求1所述的屏蔽栅沟槽VDMOS器件,其特征在于,所述源极层包括:

>6.根据权利要求1...

【技术特征摘要】

1.一种屏蔽栅沟槽vdmos器件,其特征在于,包括:

2.根据权利要求1所述的屏蔽栅沟槽vdmos器件,其特征在于,所述半绝缘层为多晶硅层,采用lpcvd工艺,电阻率在1012-1017ω·cm。

3.根据权利要求1所述的屏蔽栅沟槽vdmos器件,其特征在于,所述半绝缘层厚度在0.1-0.5um之间。

4.根据权利要求1所述的屏蔽栅沟槽vdmos器件,其特征在于,所述半绝缘层布置于所述沟槽的底部;或者布置于所述沟槽的底部以及两侧。

5.根据权...

【专利技术属性】
技术研发人员:单亚东胡丹谢刚
申请(专利权)人:广微集成技术深圳有限公司
类型:新型
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1