3D存储器单元和阵列架构制造技术

公开了各种3D存储器单元、阵列架构和工艺。在一个实施例中，一种存储器单元结构包括：第一半导体材料；浮体半导体材料，其具有围绕且连接到第一半导体材料的内侧面；以及第二半导体材料，其具有围绕且连接到浮体半导体材料的内侧面。存储器单元结构还包括：第一电介质层，其连接到浮体材料的顶面；第二电介质层，其连接到浮体材料的底面；前栅极，其连接到第一电介质层；以及背栅极，其连接到第二电介质层。

【技术实现步骤摘要】
【国外来华专利技术】

本专利技术的示例性实施例总体上涉及存储器领域，更具体地涉及存储器单元和阵列结构以及相关联的工艺。

技术介绍

1、随着电子电路的复杂性和密度的增加，存储器尺寸、复杂性和成本是重要的考虑因素。一种增加存储器容量的方法是使用三维(3d)阵列结构。3d阵列结构目前已成功地用于nand闪存中。然而，对于动态随机存取存储器(dram)，由于其特殊的一个晶体管一个电容器(one-transistor-one-capacitor，1t1c)单元结构，还没有实现成本有效的3d阵列结构。

技术实现思路

1、在各种示例性实施例中，公开了三维(3d)存储器单元、阵列结构以及相关联的工艺。在一个实施例中，公开了一种使用浮体单元来实现dram的新颖3d阵列结构。该阵列结构是使用类似于3d nand闪存的深沟槽工艺形成的。因此，可以实现超高密度dram。在一个实施例中，提供了3d nor型存储器单元和阵列结构。所公开的存储器单元和阵列结构适用于许多技术。例如，本专利技术的存储器单元和阵列结构适用于动态随机存取存储器(dram)、浮体单元(本文档来自技高网...

【技术保护点】

1.一种存储器单元结构，包括：

2.根据权利要求1所述的存储器单元结构，其中，所述第一半导体材料包括N+型掺杂，所述浮体半导体材料包括P-型掺杂，并且所述第二半导体材料包括N+型掺杂。

3.根据权利要求1所述的存储器单元结构，还包括连接到所述第一半导体材料的金属线。

4.根据权利要求1所述的存储器单元结构，其中，所述第一半导体材料包括P+型掺杂，所述浮体半导体材料包括N-型掺杂，并且所述第二半导体材料包括P+型掺杂。

5.根据权利要求1所述的存储器单元结构，其中，所述第一电介质层和所述第二电介质层包括氧化物材料和高K材料中的一者。

<...

【技术特征摘要】
【国外来华专利技术】

1.一种存储器单元结构，包括：

2.根据权利要求1所述的存储器单元结构，其中，所述第一半导体材料包括n+型掺杂，所述浮体半导体材料包括p-型掺杂，并且所述第二半导体材料包括n+型掺杂。

3.根据权利要求1所述的存储器单元结构，还包括连接到所述第一半导体材料的金属线。

4.根据权利要求1所述的存储器单元结构，其中，所述第一半导体材料包括p+型掺杂，所述浮体半导体材料包括n-型掺杂，并且所述第二半导体材料包括p+型掺杂。

5.根据权利要求1所述的存储器单元结构，其中，所述第一电介质层和所述第二电介质层包括氧化物材料和高k材料中的一者。

6.根据权利要求1所述的存储器单元结构，其中，所述第一电介质层和所述第二电介质层包括电荷俘获层。

7.根据权利要求6所述的存储器单元结构，其中，所述电荷俘获层包括氧化物-氮化物-氧化物层。

8.一种三维(3d)存储器阵列，包括：

9.根据权利要求8所述的三维(3d)存储器阵列，其中，所述阵列包括多个存储器单元堆叠，并且其中，所述多个堆叠中的字元线被连接以在水平方向上形成多个字元线层。

10.根据权利要求8所述的三维(3d)存储器阵列，其中，所述阵列包括多个存储器单元堆叠，并且其中，所述多个堆叠中的源极线被连接以在水平方向上形成多个源极线层。

11.根据权...

【专利技术属性】
技术研发人员：许富菖，
申请(专利权)人：许富菖，
类型：发明
国别省市：