本发明专利技术提供一种NMOS器件的轻掺杂漏区、源区及漏区的形成方法，所述方法包括：提供一半导体结构，其包括衬底、形成于衬底内的P阱、形成于所述衬底表面的栅极结构及位于所述栅极结构两侧的有源区；于所述栅极结构的两侧形成第一侧墙；于所述第一侧墙两侧的所述有源区注入二聚体磷及第一活性离子以形成轻掺杂漏区；于所述栅极结构的两侧形成第二侧墙，且所述第二侧墙位于所述第一侧墙的外侧；于所述第二侧墙两侧的有源区注入所述二聚体磷及第二活性离子以形成源区与漏区。通过本发明专利技术解决了现有的通过PAI IMP会使得结晶和非结晶面较为粗糙的问题。
【技术实现步骤摘要】
本专利技术涉及半导体制造，特别是涉及nmos器件的轻掺杂漏区、源区及漏区的形成方法。
技术介绍
1、重离子能够形成非晶层，非晶层的晶格空隙较少，可以有效阻挡注入原子的快速穿透，从而大大减少退火后在非晶层下部(end of range)的晶格缺陷。pai imp(pre-amorphous imp)就是先注入ge等重离子形成非晶层，再注入活性离子，重离子形成的非晶层可以明显减少活性离子的扩散，提高激活率，同时纵深处的缺陷减少，降低产品的漏电(leakage)。在silicide工艺中，易形成ni piping(ni piping形成的原因是注入引起的晶格损伤导致了ni通过损伤处进行piping)增加阻值，而通过pai形成的非晶层能够减少离子扩散并提高激活率，从而改善ni piping。
2、目前，轻掺杂漏区(ldd)和源区/漏区(s/d)的工艺首先主要采用si/ge等非活性离子的低温注入来形成非晶层，再注入活性离子。但是，这种方法形成的结晶和非结晶面较为粗糙，不利于缺陷、leakage和ni piping的降低。
/>技术本文档来自技高网...
【技术保护点】
1.一种NMOS器件的轻掺杂漏区、源区及漏区的形成方法，其特征在于，所述方法包括：提供一半导体结构，其包括衬底、形成于衬底内的P阱、形成于所述衬底表面的栅极结构及位于所述栅极结构两侧的有源区；
2.根据权利要求1所述的NMOS器件的轻掺杂漏区、源区及漏区的形成方法，其特征在于，在注入所述二聚体磷形成所述轻掺杂漏区时，注入的工艺条件包括：注入能量为1KeV～10KeV，注入剂量为1E13/cm2～5E15/cm2，注入角度为0～7°，注入温度为20℃～-100℃。
3.根据权利要求1所述的NMOS器件的轻掺杂漏区、源区及漏区的形成方法，其特征在于，所述第一活性离子包...
【技术特征摘要】
1.一种nmos器件的轻掺杂漏区、源区及漏区的形成方法，其特征在于，所述方法包括：提供一半导体结构，其包括衬底、形成于衬底内的p阱、形成于所述衬底表面的栅极结构及位于所述栅极结构两侧的有源区；
2.根据权利要求1所述的nmos器件的轻掺杂漏区、源区及漏区的形成方法，其特征在于，在注入所述二聚体磷形成所述轻掺杂漏区时，注入的工艺条件包括：注入能量为1kev～10kev，注入剂量为1e13/cm2～5e15/cm2，注入角度为0～7°，注入温度为20℃～-100℃。
3.根据权利要求1所述的nmos器件的轻掺杂漏区、源区及漏区的形成方法，其特征在于，所述第一活性离子包括as或sb。
4.根据权利要求3所述的nmos器件的轻掺杂漏区、源区及漏区的形成方法，其特征在于，在注入所述第一活性离子形成所述轻掺杂漏区时，注入的工艺条件包括：注入能量为1kev～10kev，注入剂量为1e13cm2～5e15/cm2，注入角度为0～7°，注入温度为20℃～25℃。
5.根据权利要求1所述的nmos器件的轻掺杂漏区、源区及漏区的形成方法，其特征在于，在注入所述二聚体磷形成所述源区与所述漏区时，注入的工艺条件包括：注入能量为1kev～...
【专利技术属性】
技术研发人员：张强强，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。