温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明提供一种NMOS器件的轻掺杂漏区、源区及漏区的形成方法，所述方法包括：提供一半导体结构，其包括衬底、形成于衬底内的P阱、形成于所述衬底表面的栅极结构及位于所述栅极结构两侧的有源区；于所述栅极结构的两侧形成第一侧墙；于所述第一侧墙两侧的...
该专利属于上海华力集成电路制造有限公司所有，仅供学习研究参考，未经过上海华力集成电路制造有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。