先进晶圆级集成电路封装方法技术

本发明专利技术公开了晶圆集成电路封装技术领域的先进晶圆级集成电路封装方法，包括如下步骤：S1、前处理；S2、真空溅镀；S3、黄光制程；S4、电镀铜/镍/锡银或铜/锡银；S5、蚀刻；S6、后制程。本发明专利技术通过导入厚光阻取代较薄光阻的直壁式电镀并调整电流密度与药水浓度的方法来消除银须与掉凸块的现象，经过本发明专利技术的实施后，直壁式电镀导入后，有望消除Ag<subgt;3</subgt;Sn型银须与掉凸块，提高品质；导入干膜可有效且快速地达成贴膜效果，避免使用Coater Double Coating，可大幅提升Cycle time，节省设备与材料成本；直壁式电镀比香菇式于电镀蚀刻两站的制程品质稳定很多，容易控制；本发明专利技术的方法还可广泛适用于各种晶圆电镀锡银制程。

【技术实现步骤摘要】

本专利技术属于晶圆集成电路封装，尤其涉及先进晶圆级集成电路封装方法。

技术介绍

1、铜柱凸块(copper pillar bump，cpb)技术是在覆晶封装芯片的表面制作焊接凸块，使其具备导电、导热和抗电子迁移能力的功能。散热凸块可整合成标准覆晶封装的一部份，并与电性凸块结合(用于电源、接地和讯号)，这种技术提供电子产品新的散热功能，可以如同晶体管、电阻和电容整合到电路设计之中。多年来锡银应用于铜柱凸块相关产品为银须(needle-like crystal/ag3sn)与掉凸块(missing bump)现象所困扰，且二者往往伴随发生。根据文献记载，回流焊过程中，缓慢冷却过程会发生相变化，此时当合金中之银成分在3.8～4.4％时，ag3sn逐渐生成，此即银须(needle-like crystal/ag3sn)的来源。由此可知制程中银成分的控制跟银须的产生有关，而由现象观察银须往往伴随掉凸块而发生，影响质量巨大。

技术实现思路

1、针对上述情况，为克服现有技术的缺陷，本专利技术采用了如下技术方案：本专利技术提本文档来自技高网...

【技术保护点】

1.先进晶圆级集成电路封装方法，其特征在于：包括如下步骤：

2.根据权利要求1所述的先进晶圆级集成电路封装方法，其特征在于：所述黄光制程光阻厚度＞60μm时使用干膜，所述黄光制程光阻厚度＜60μm时使用双层湿膜。

3.根据权利要求1所述的先进晶圆级集成电路封装方法，其特征在于：所述电镀铜/镍/锡银或铜/锡银时Ag％以电流密度和药液中银浓度进行最适化管制。

4.根据权利要求3所述的先进晶圆级集成电路封装方法，其特征在于：所述方法适用于各种晶圆电镀锡银制程。

【技术特征摘要】

1.先进晶圆级集成电路封装方法，其特征在于：包括如下步骤：

2.根据权利要求1所述的先进晶圆级集成电路封装方法，其特征在于：所述黄光制程光阻厚度＞60μm时使用干膜，所述黄光制程光阻厚度＜60μm时使用双层湿膜。

3.根据权...

【专利技术属性】
技术研发人员：郭剑云，
申请(专利权)人：日月新半导体昆山有限公司，
类型：发明
国别省市：