提供了非易失性存储器件及其操作方法以及存储器系统。包括连接到多条字线、多条串选择线和多条接地选择线的多个单元串的非易失性存储器件的操作方法包括：在编程执行时段期间，向所述多条字线当中的选定字线施加编程电压；在所述编程执行时段期间，通过将所述编程电压与负放电参考电压进行比较来确定放电电压；在所述编程执行时段之后的验证时段期间，向所述多条串选择线施加预充电电压直到第一时间点，所述预充电电压小于所述编程电压并且大于所述放电电压；以及在所述验证时段期间，向串选择晶体管的衬底施加所述放电电压直到所述第一时间点之后的第二时间点，所述串选择晶体管连接到所述多条串选择线当中的未选串选择线。
【技术实现步骤摘要】
本专利技术构思涉及非易失性存储器件和非易失性存储器件的操作方法，尤其涉及能够根据编程电压执行负放电操作的非易失性存储器件。
技术介绍
1、为了存储系统中主机所使用的数据或指令和/或执行计算操作，使用半导体芯片的系统广泛使用动态随机存取存储器(dram)作为其工作存储器或主存储器，并使用存储设备作为存储介质。存储设备包括非易失性存储器。随着存储设备容量增加，堆叠在非易失性存储器的衬底上的存储单元和字线的数目增加，并且存储在存储单元中的数据位的数目也增加。为了提高存储器件的存储容量和集成密度，已经对非易失性存储器件(例如，存储单元以三维方式堆叠的三维(3d)nand闪存器件)进行了研究。
2、在编程执行操作中将预脉冲电压施加到串选择线之后，对串选择线进行放电以进行验证操作。此时，可以将负电压施加到与未选串选择线连接的串选择晶体管的衬底，以减少放电时间。然而，当施加负电压时，衬底与串选择晶体管的栅极之间的电压差增加，并且可能超过使串选择晶体管损坏的击穿电压。因此，需要一种保护串选择晶体管并减少放电时间的方法。
>技术实现思路本文档来自技高网...
【技术保护点】
1.一种非易失性存储器件的操作方法，所述非易失性存储器件包括连接到多条字线、多条串选择线和多条接地选择线的多个单元串，所述操作方法包括：
2.根据权利要求1所述的操作方法，其中，确定所述放电电压包括：
3.根据权利要求2所述的操作方法，其中，施加所述放电电压包括：基于响应于时钟信号从所述锁存电路输出的放电电压确定信号，向所述串选择晶体管的所述衬底施加具有负电平的所述放电电压。
4.根据权利要求3所述的操作方法，其中，施加所述放电电压还包括：响应于负放电使能信号向所述串选择晶体管的所述衬底施加所述放电电压。
5.根据权利要求1所述的操作方法，...
【技术特征摘要】
1.一种非易失性存储器件的操作方法，所述非易失性存储器件包括连接到多条字线、多条串选择线和多条接地选择线的多个单元串，所述操作方法包括：
2.根据权利要求1所述的操作方法，其中，确定所述放电电压包括：
3.根据权利要求2所述的操作方法，其中，施加所述放电电压包括：基于响应于时钟信号从所述锁存电路输出的放电电压确定信号，向所述串选择晶体管的所述衬底施加具有负电平的所述放电电压。
4.根据权利要求3所述的操作方法，其中，施加所述放电电压还包括：响应于负放电使能信号向所述串选择晶体管的所述衬底施加所述放电电压。
5.根据权利要求1所述的操作方法，其中，确定所述放电电压包括：
6.根据权利要求5所述的操作方法，其中，施加所述放电电压包括：基于从所述锁存电路输出的放电电压确定信号，向所述串选择晶体管的所述衬底施加具有接地电压电平的所述放电电压。
7.根据权利要求1所述的操作方法，其中，所述编程电压包括多个脉冲电压电平，并且
8.根据权利要求1所述的操作方法，其中，所述多条串选择线均包括多晶硅图案。
9.根据权利要求1所述的操作方法，所述操作方法还包括：在所...
【专利技术属性】
技术研发人员：赵炳奎，朴贤国，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。