使用简化网表来生成布图规划的方法和设备技术

一个实施方式提供了包括为分层级电路设计生成布图规划的方法和设备的系统。更具体地，该系统可以接收针对分层级电路设计的非简化网表描述，并生成包括该网表的接口逻辑元件的简化网表。该系统随后可以通过使用简化网表作为输入来生成布图规划。注意，生成布图规划所需的计算资源和时间的量显著减小了，这是因为系统使用简化网表替代使用非简化网表来生成布图规划。

【技术实现步骤摘要】

本公开一般涉及电子设计自动化。更具体地，本公开涉及用于为电路设计生成布 图规划的方法和设备。
技术介绍
半导体制造技术的进步使得每个半导体器件中的晶体管数量出现了显著增长。在 晶体管计数方面的这一增长使得计算机架构能够生成复杂性不断增加的数字电路设计。随 着数字电路设计变得越来越复杂，就需要在将电路元件放置到晶体管布局并为这些电路元 件布线方面投入更多的努力。在电路设计流程中，通常在执行具体放置和布线之前，为该电路设计生成布图规 划。该布图规划可以指定如何将电路设计中的各种功能块布置在芯片上。此外，布图规划 通常用来引导随后的布置过程和布线过程。用于生成布图规划的过程是交互式的，并且直到该布图规划的特征是可接受的之 前，为了优化该布图规划需要大量迭代。例如，在布图规划的定时特征和可布线性特征是可 接受的之前，制定布图规划的过程需要工程师迭代地优化该布图规划。对于超大型设计而言，单次制定布图规划迭代可能需要超过一个工作日的时间。 此外，大型电路设计通常需要大量的制定布图规划的迭代。
技术实现思路
一个实施方式提供了包括生成用于电路设计的布图规划的方法和设备的系统。更 具体地，某些实施方式本文档来自技高网...

【技术保护点】
一种用于为分层级电路设计生成布图规划的方法，其中所述分层级电路设计利用一组块来表示，并且其中所述布图规划指定满足一组设计约束的用于该组块的布置，所述方法包括：接收针对所述分层级电路设计的非简化网表，其包括对于该组块中电路元件的描述；根据所述非简化网表生成简化网表，其中对于该组块中的块而言，所述简化网表仅包括对于在该块中与所述块的接口逻辑相关联的那些电路元件的描述；以及使用所述简化网表来为所述分层级电路设计生成满足该组设计约束的所述布图规划。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：KB里斯，DL皮尔特，
申请(专利权)人：新思科技有限公司，
类型：发明
国别省市：US[美国]