一种多忆阻器阵列成像电路结构及使用方法技术

本发明专利技术公开了一种多忆阻器阵列成像电路结构及使用方法，至少包括若干阵列排布的忆阻成像单元、输出通道地址选择模块和信号放大模块；每个忆阻成像单元包括光敏模块G、忆阻器m1、忆阻器m2和二极管VD；每个光敏模块G的输出端分别连接忆阻器m1和忆阻器m2，光敏模块G和忆阻器m1间连接有用于输出信号的二极管VD；每一列忆阻成像单元中所有忆阻器组{m2}共用一个输出通道地址选择模块的信号端；每一行忆阻成像单元的所有二极管组{VD}共用一个传输至信号放大模块AMP的输出端；所有光敏模块G共用信号输入端Va，所有忆阻器组{m1}另一端共用信号输入端Vb。本发明专利技术简化了成像的形成和控制过程。

【技术实现步骤摘要】

本专利技术属于成像电路设计的，主要涉及了一种多忆阻器阵列成像电路结构及使用方法。

技术介绍

1、现有技术中，图像传感器或成像电路(如cmos图像传感器)在成像时，往往需要较多的外围电路模块辅助，包括图像传感模块、图像传感加速模块、以及图像输出表面接口等。图像传感模块中需要对图像进行ad转换，并经过硬件加速和逻辑控制传递到下一环节。在图像传感模块部分，需要光线不停地照射和控制行通道选择模块，不断地将图像信息逐行逐个以像素点信息传输方式输送到下一环节之中。此外，在成像的过程中，光线和编码控制极其重要，而且易产生不稳定的成像因素。如何能够更加稳定、简单、高效地成像，兼顾资源节省，这一直是学者孜孜不倦的探索方向之一，忆阻器作为一种新型的半导体器件，具有多种状态，具有类神经突触的功能特点，结合其构建新型高效的传感器，亦是重要的研究领域之一。

技术实现思路

1、本专利技术正是针对现有技术存在的问题，提供一种多忆阻器阵列成像电路结构及使用方法，至少包括若干阵列排布的忆阻成像单元、输出通道地址选择模块和信号放大模块；所述每个本文档来自技高网...

【技术保护点】

1.一种多忆阻器阵列成像电路结构，其特征在于：至少包括若干阵列排布的忆阻成像单元、输出通道地址选择模块和信号放大模块；

2.如权利要求1所述的一种多忆阻器阵列成像电路结构，其特征在于：所述输出通道地址选择模块包括对应行的输入端口A1、A2、...Ak，通过调节A1、A2、...Ak的输入选择需要输出成像信息的忆阻成像单元列。

3.如权利要求1所述的一种多忆阻器阵列成像电路结构，其特征在于：所述输入信号Vb通过MOS管T接地，所述MOS管T通过栅极开关T的开闭控制Vb端输入信号。

4.如权利要求1所述的一种多忆阻器阵列成像电路结构的使用方法，其特征在于：...

【技术特征摘要】

1.一种多忆阻器阵列成像电路结构，其特征在于：至少包括若干阵列排布的忆阻成像单元、输出通道地址选择模块和信号放大模块；

2.如权利要求1所述的一种多忆阻器阵列成像电路结构，其特征在于：所述输出通道地址选择模块包括对应行的输入端口a1、a2、...ak，通过调节a1、a2、...ak的输入选择需要输出成像信息的忆阻成像单元列。

3.如权利要求1所述的一种多忆阻器阵列成像电路结构，其特征在于：所述输入信号vb通过mos管t接地，所述mos管t通过栅极开关t的开闭控制vb端输入信号。

4.如权利要求1所述的一种多忆阻器阵列成像电路结构的使用方法，其特征在于：成像过程中，当外部光照条件放生变化时，光敏模块g两端电压发生变化，忆阻器组{m1}记录下变化信息，作为成像信息进行存储；完成编码后，通过输出通道地址选择模块选择需要输出成像信息的目标列，对目标列的成像信息进行输出；输出完毕后，通过信号输入端vb对忆阻器组{m1}进行格式化。

5.如权利要求4所述的一种多忆阻器阵列成像电路结构的使用方法，其特征在于：成像信息存储阶段，信号输入端va提供输入电压uin，通道地...

【专利技术属性】
技术研发人员：肖建，项奇鹏，张粮，才智，童祎，
申请(专利权)人：南京邮电大学，
类型：发明
国别省市：