【技术实现步骤摘要】
本专利技术涉及大数据传输交互，还涉及分段式内存管理、dma传输分时复用、axi总线运用、高速dma接口处理等，具体是关于一种基于fpga的多通道dma实现方法。
技术介绍
1、计算机技术的发展日趋成熟，在大数据领域存储容量和数据都有巨大的提升，对存储设备的容量及读写速度的要求更加苛刻，fpga(现场可编程门阵列)作为一种可编程阵列以及内嵌的多种软核，在高速信号领域的应用越来越广泛，fpga与计算机之间的数据传输时通常采用dma(直接内存存取)传输方式来加快数据传输速度，降低cpu负荷，dma控制器可以将数据从一个地址空间(计算机)搬移到另一个地址空间(fpga)，搬移过程不需要cpu参与，因此节省了cpu资源。然而传统的dma运用方法实现的是将数据从一个地址传输到另一个地址，当需要传输多路地址的数据时就会需要多路dma，这就会导致逻辑资源占用率大，很多逻辑资源较小的可编程系统无法支持多个dma同时存在，所以在芯片选型上大大增加了硬件成本。
2、现有的dma运用技术实现的一对一传输，资源利用率低，多路数据传输时对逻辑资源和硬件
本文档来自技高网...【技术保护点】
1.一种基于FPGA的多通道DMA实现方法，其特征在于：PS对DDR内存进行划分管理，并将控制信息传递给PL中的DMA_CTRL，根据数据需要传输的方向和控制信息，DMA_CTRL将数据在PS与PL之间进行传输，为DMA的每个通道均分配两个BUFF，数据传输过程中确保PS和PL不会同时操作同一段BUFF。
2.根据权利要求1所述的基于FPGA的多通道DMA实现方法，其特征在于：所述PS对DDR内存进行划分管理意指在DDR内存中划分出至少一个BUFF。
3.根据权利要求1或2所述的基于FPGA的多通道DMA实现方法，其特征在于：所述控制信息包括内...
【技术特征摘要】
1.一种基于fpga的多通道dma实现方法，其特征在于：ps对ddr内存进行划分管理，并将控制信息传递给pl中的dma_ctrl，根据数据需要传输的方向和控制信息，dma_ctrl将数据在ps与pl之间进行传输，为dma的每个通道均分配两个buff，数据传输过程中确保ps和pl不会同时操作同一段buff。
2.根据权利要求1所述的基于fpga的多通道dma实现方法，其特征在于：所述ps对ddr内存进行划分管理意指在ddr内存中划分出至少一个buff。
3.根据权利要求1或2所述的基于fpga的多通道dma实现方法，其特征在于：所述控制信息包括内存地址和划分规则信息。
4.根据权利要求1或2所述的基于fpga的多通道dma实现方法，其特征在于：pl通过ps的配置信息对dma进行调度，且dma每个通道都有一个数据缓存fifo。
5.根据权利要求1或2所述的基于fpga的多通道dma实现方法，其特征在于：所述dma_ctrl将数据在ps与pl之间进行传输包括dma_ctrl将数据从ddr对应的buff中传输到pl中对应的fifo中，执行下述步骤：当dma_ctrl收到数据传输请求后，dma_ctrl控制dma_ip去ddr对应的buff中读取数据存放到对应的fifo中，当fifo中的数据减少到设定的阈值时，dma_ctrl会自动对fifo中的数据进行补充，直到数...
【专利技术属性】
技术研发人员：郭斌，闫晗，王凯杰，方枭，屈伸，
申请(专利权)人：杭州沃镭智能科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。