封装方法技术

一种封装方法，方法包括：提供第一晶圆和多个第二晶圆，第一晶圆包括第一键合面；进行多次晶圆堆叠操作，以使多个第二晶圆沿第一晶圆表面的法线方向堆叠于第一晶圆上，晶圆堆叠操作包括：选取任一待堆叠的第二晶圆作为待键合晶圆，待键合晶圆包括第二键合面；选取第一晶圆或者另一待堆叠的第二晶圆作为支撑晶圆，支撑晶圆包括第三键合面，第三键合面为第一键合面或者为另一待堆叠的表面；进行第一键合，用于将待键合晶圆的第二键合面堆叠键合至支撑晶圆的第三键合面上方，形成堆叠晶圆；使待键合晶圆与第一晶圆实现第二键合，以将待键合晶圆堆叠键合于第一待键合面上方。节省封装成本，提高了晶圆利用率。

【技术实现步骤摘要】

本专利技术实施例涉及半导体制造领域，尤其涉及一种封装方法。

技术介绍

1、随着微纳米技术的不断发展，人们不断减小特征尺寸提高芯片单位面积晶体管的数量，从而大幅提高芯片的性能和集成度。但是当前的工艺线宽的缩小变得愈发困难，三维电子封装将是进一步提高芯片功能集成密度的最好选择。

2、三维电子封装可以有效解决目前半导体行业内许多令人棘手的问题，如异质集成，减小功耗，尺寸，延时和成本等。三维电子封装通过高密度垂直硅通孔将多层期间和互连垂直层堆叠在一起，同时也可以将多种工艺不兼容的多层芯片堆叠在一起，实现低成本，低寄生效应集成。

3、传统多层堆叠工艺是采用1+n的方法，其中的1代表底部晶圆(bottomwafer)，n代表stack(堆叠)wafer。每次堆叠都需要carrier(载体)wafer的参加，carrier wafer的作用主要是将stack wafer转移到bottom wafer上，之后carrierwafer会被grinding(减薄)完全去掉。

4、目前，多层堆叠工艺的成本仍有待提高。>

<本文档来自技高网...

【技术保护点】

1.一种封装方法，其特征在于，包括：

2.如权利要求1所述的封装方法，其特征在于，在多次晶圆堆叠操作中，分别选取所述第一晶圆和另一待堆叠的第二晶圆作为支撑晶圆；

3.如权利要求1所述的封装方法，其特征在于，在多次晶圆堆叠操作中，均选取所述第一晶圆作为支撑晶圆；

4.如权利要求1所述的封装方法，其特征在于，所述第二键合面为所述待键合晶圆的正面；

5.如权利要求4所述的封装方法，其特征在于，所述第三键合面为所述第一键合面或者为所述另一待堆叠的第二晶圆的正面；

6.如权利要求5所述的封装方法，其特征在于，当选取另一待堆叠的第二晶圆作为...

【技术特征摘要】

1.一种封装方法，其特征在于，包括：

2.如权利要求1所述的封装方法，其特征在于，在多次晶圆堆叠操作中，分别选取所述第一晶圆和另一待堆叠的第二晶圆作为支撑晶圆；

3.如权利要求1所述的封装方法，其特征在于，在多次晶圆堆叠操作中，均选取所述第一晶圆作为支撑晶圆；

4.如权利要求1所述的封装方法，其特征在于，所述第二键合面为所述待键合晶圆的正面；

5.如权利要求4所述的封装方法，其特征在于，所述第三键合面为所述第一键合面或者为所述另一待堆叠的第二晶圆的正面；

6.如权利要求5所述的封装方法，其特征在于，当选取另一待堆叠的第二晶圆作为支撑晶圆时，所述晶圆堆叠操作还包括：在所述第二键合后，对暴露的所述支撑晶圆的背面进行减薄处理，至少去除剩余的所述支撑晶圆的第二基底部。

7.如权利要求5所述的封装方法，其特征在于，所述第二修边处理的参数包括：修边深度范围为50微米至250微米；修边宽度范围为500微米至3000微米。

8.如权利要求5所述的封装方法，其特征在于，进行所述第二修边处理的修边宽度尺寸大于所述第一修边处理的修边宽度尺寸。

9.如权利要求8所述的封装方法，其特征在于，所述第二修边处理的修边宽度尺寸大于所述第一修边处理的修边宽度尺寸的范围为200微米至600微米。

10.如权利要求4所述的封装方法，其特征在于，所述第一修边处理的参数包括：修边深度范围为50微米至250微米；修边宽度范围为500微米至3000微米。

11.如权利要求4所述的封装方法，其特征在于，在进行所述第一修边处...

【专利技术属性】
技术研发人员：王阳，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：