液晶显示面板制造技术

本发明专利技术涉及一种液晶显示面板，包括上基板、与所述上基板相对的下基板以及夹于所述上基板和所述下基板之间的液晶层；所述下基板上设置多条扫描线和多条数据线，所述多条扫描线和所述多条数据线彼此垂直形成多个像素，并且每一行像素由至少两根扫描线控制，每一列像素由一根数据线输入信号；所述像素中形成薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极，其中，各个像素中，由于薄膜晶体管的栅极和漏极的交叠而产生的寄生电容相同。本发明专利技术的液晶显示面板可以避免由于不同像素中薄膜晶体管产生的跳变电压不同而导致的画面明暗不均匀的现象。

【技术实现步骤摘要】

本专利技术涉及一种液晶显示面板，特别涉及一种显示质量良好、充电能力良好并且低成本的液晶显示面板。
技术介绍
由于薄膜晶体管液晶显示面板(TFT-LCD)具有轻、薄、耗电小等优点，被广泛应用 于电视、笔记本电脑、移动电话、个人数字助理等现代信息设备。目前，液晶显示面板在市场 上的应用越来越重要。 图l所示为现有的液晶显示面板的结构示意图，如图l所示，液晶显示面板包括下 基板100和上基板200。上基板200上通常设置有彩色滤光片(未图示)，下基板100上集 成有薄膜晶体管(未图示)，上基板200和下基板100之间夹入液晶层400，根据液晶显示 面板的显示模式，液晶层400由相应的液晶材料构成。上基板200和下基板100背向液晶 层400的一侧分别贴附有上偏光片300和下偏光片300'。 图2所示为现有的液晶显示面板的下基板100的结构示意图。如图2所示，下基 板100上设置多条数据线121和多条扫描线111，多条数据线121和多条扫描线111彼此垂 直设置，交叉形成多个像素。每个像素包含薄膜晶体管130和像素电极140，每个像素电极 140对应一个薄膜晶体管130，当扫描线111输入扫描信号时，薄膜晶体管130打开，显示信 号通过数据线121传送给像素电极140。所有的数据线121与位于液晶显示面板外部的数 据驱动集成电路(driver IC) 120相连；所有的扫描线111与位于液晶显示面板外部的扫描 驱动集成电路(gate IC)110相连。 为降低液晶显示面板的成本，业界已经开发出双栅线液晶显示面板，图3所示为 现有双栅线液晶显示面板的下基板500的示意图。如图3所示，下基板500上设置多条扫描线511-1、511-2、511-3、511-4......，并且设置多条数据线521，扫描线511-1、511_2、511_3、511-4……与数据线521彼此垂直设置，交叉形成多个像素区域，其中每两根扫描线对应一 行像素，并且每根数据线与相邻的两列像素连接。例如，第一行像素对应扫描线511-1和 511-2，并且第奇数个像素的薄膜晶体管530与扫描线511-1相连，第偶数个像素的薄膜晶 体管530与扫描线511-2相连。多条扫描线511-1、511-2、511-3、511-4……分别与位于液 晶显示面板外部的扫描驱动集成电路(未图示)相连，并且多条数据线521分别与位于液 晶显示面板外部的数据驱动集成电路(未图示)相连。由于扫描驱动集成电路的成本比数 据驱动集成电路的成本低，并且扫描驱动集成电路还可以随薄膜晶体管一起集成在下基板 500上，因此双栅线液晶显示面板可以大大的降低成本。 图4为如图3所示的双栅线液晶显示面板的像素结构示意图。如图4所示，扫描 线511-3和扫描线511-4与数据线521交叉形成两个像素Pl和P2，即数据线521左侧形 成像素P1，右侧形成像素P2，现以数据线521左侧的像素P1为例进行说明像素结构。像素 Pl包括薄膜晶体管530和像素电极540。薄膜晶体管530包括栅极l，源极2和漏极3，其 中栅极1与扫描线511-3相连，源极2与数据线521相连，并且漏极3通过过孔4与像素电极540相连。当扫描线511-3输入扫描信号时，薄膜晶体管530的栅极1打开，数据线521 的信号通过薄膜晶体管530的源极2和漏极3输入到像素电极540。像素P2与像素Pl的 不同在于薄膜晶体管530的栅极1与扫描线511-4相连，其余结构均相同，在此不再赘述。 在薄膜晶体管530中，由于栅极金属层与漏极金属层彼此发生重叠，会因此而产 生一个寄生电容Cgd，而寄生电容Cgd会对像素的跳变电压AVp产生较大的影响。跳变电 压AVp的计算公式如下 AVp= {Cgd/(Clc+Cst+Cgd)}*Vg 其中，Clc为液晶产生的电容，Cst为存储电容，Cgd为寄生电容，Vg为扫描线电压。 如图4所示，像素PI产生的寄生电容用CgdLl表示，像素P2产生的寄生电容用 CgdRl表示，在理想的生产工艺条件下，像素P1中薄膜晶体管530的栅极1和漏极3的重叠 面积与像素P2中薄膜晶体管530的栅极1和漏极3的重叠面积相等，从而可以实现数据线 521两侧的像素PI和像素P2中的寄生电容相等，即CgdLl = CgdRl。 图5所示为现有工艺下实际生产的液晶显示面板像素结构示意图。在现有的工艺 生产中，栅极与漏极由不同层金属构成，在前后不同的工艺步骤中形成，然而不同层结构的 形成过程中就存在对位偏差的问题。具体而言，栅极和漏极的形成需要使用不同的掩模板 对金属层进行蚀刻而形成相应的图案(pattern)，然而通常的生产工艺中均会存在一定范 围的对位精度的偏差，即形成栅极的掩模板的放置与形成漏极的掩模板的放置存在对位偏 差。如图5所示，在现有的双栅线液晶显示面板中，由于该对位偏差的存在，会导致在与同 一根数据线521'相连的像素P1和像素P2中，薄膜晶体管530'的栅极l'与漏极3'之间 的重叠面积不同，即CgdL2 # CgdR2，使得像素Pl和像素P2中的薄膜晶体管产生跳变电压 A Vp不同。相邻两个单元子像素的跳变电压会有差异，显示画面出现异常。 相邻像素中的跳变电压AVp的不同会直接导致异常显示，且相邻像素的显示画 面明暗不均匀的现象，从而对液晶显示面板的显示质量造成很大的影响，尤其是在中小尺 寸双栅线液晶显示面板中，该问题尤其严重。 为解决上述问题，本专利技术专利技术人致力于研制一种具有良好显示品质的双栅线液晶 显示面板，以弥补现有双栅线液晶显示面板中存在的显示缺陷。
技术实现思路
本专利技术就是为了解决上述技术问题而提出的，目的在于提供一种液晶显示面板， 可以在减少数据驱动集成电路而降低该液晶显示面板成本的同时，有效解决显示画面明暗 不均匀的现象，提高显示质量。 本专利技术的另一个目的在于增大像素开口率，提高液晶显示面板中薄膜晶体管的宽 长比，以保证薄膜晶体管的充电能力，以优化显示效果。 为了实现上述目的，本专利技术的液晶显示面板，包括上基板、与所述上基板相对的下 基板以及夹于所述上基板和所述下基板之间的液晶层；所述下基板上设置多条扫描线和多 条数据线，所述多条扫描线和所述多条数据线彼此垂直形成多个像素，并且每一行像素由 至少两根扫描线控制，每一列像素由一根数据线输入信号；所述像素中形成薄膜晶体管，所 述薄膜晶体管包括栅极、源极和漏极，其中，各个像素中，由于薄膜晶体管的栅极和漏极的 交叠而产生的寄生电容相同。 作为本专利技术的优选方案，在各个像素的薄膜晶体管中，相对于所述栅极，所述漏极 均位于同一侧。 作为本专利技术的又一优选方案，在各个像素的薄膜晶体管中，相对于所述栅极，所述 漏极均位于左侧。 作为本专利技术的又一优选方案，在各个像素的薄膜晶体管中，相对于所述栅极，所述 漏极均位于右侧。 作为本专利技术的又一优选方案，所述薄膜晶体管为U型薄膜晶体管。 作为本专利技术的再一优选方案，相邻两根数据线彼此电连接，并且通过同一根引线与驱动集成电路相连。 作为本专利技术的另一优选方案，相邻两根数据线在所述液晶显示面板的第一行像素 的上侧彼此电连接，并且所述相邻两根数据线在所述液晶显示面板的最后一行像素的下侧 彼此电连接。 作为本专利技术的另一本文档来自技高网...

【技术保护点】
一种液晶显示面板，包括上基板、与所述上基板相对的下基板以及夹于所述上基板和所述下基板之间的液晶层，所述下基板上设置多条扫描线和多条数据线，所述多条扫描线和所述多条数据线彼此垂直形成多个像素，并且每一行像素由至少两根扫描线控制，每一列像素由一根数据线输入信号，所述像素中形成薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极，其中，各个像素中，由于薄膜晶体管的栅极和漏极的交叠而产生的寄生电容相同。

【技术特征摘要】

【专利技术属性】
技术研发人员：李峻，李治福，夏军，
申请(专利权)人：上海天马微电子有限公司，
类型：发明
国别省市：31[中国|上海]