一种可编程逻辑的信息处理方法、装置和系统制造方法及图纸

本发明专利技术实施例公开了一种可编程逻辑的信息处理方法、装置和系统。其中方法的实现包括：判断可编程逻辑内的模块在运行过程中是否出现异常；若出现异常，则通过可编程逻辑与显示设备连接的接口将所述异常信息上报给所述显示设备。ＦＰＧＡ判断ＦＰＧＡ内的模块在运行过程中是否出现了异常，在出现异常的时候主动上报异常信息给显示设备。这样，在ＦＰＧＡ出现异常的时候，能够及时将异常信息发送给显示设备从而显示给测试人员，提高了效率。另外，由于上报的是异常信息，测试人员免去了分析海量的ＦＰＧＡ内部信息的工作，实现迅速定位问题。

【技术实现步骤摘要】

本专利技术涉及通信
，特别涉及一种可编程逻辑的信息处理方法、装置和系统。
技术介绍
在上板测试过程中，测试人员需要知道可编程逻辑(field programmablegate array， FPGA)的内部信息。FPGA作为处理器的外设，FPGA的内部状态信息会映射到处理器 的外设地址空间。现有技术中，应用GT3000作为串口界面，测试人员通过该界面手动输入 查看内存(上述处理器的外设地址空间)信息的命令，由处理器通过外设输入/输出总线 (Peripherals Input/OutputBus)接口访问处理器的外设地址空间，实现显示FPGA内部信 息的目的。例如输入d 0x12345678， 32和m 0x12345678， 4显示地址0x12345678处的值， 同时还可以设置该地址的值。 专利技术人在实现本专利技术的过程中发现FPGA的内部信息需要在人工查询后才能读 取到，这样在FPGA出现异常的时候不能及时将表示异常的内部信息显示给测试人员，测试 效率低。另外，随着系统的规模越来越大，处理器查询获取到的FPGA内部信息将会越来越 多，在出现异常的时候，需要分析海量的FPGA内部信息才能发现异常的信息，从而导致难 以迅速的定位问题。
技术实现思路
本专利技术实施例要解决的技术问题是提供一种可编程逻辑的信息处理方法、装置和 系统，实现迅速定位问题。 为解决上述技术问题，本专利技术所提供的可编程逻辑的信息处理方法实施例可以通 过以下技术方案实现 判断可编程逻辑内的模块在运行过程中是否出现异常； 若出现异常，则通过可编程逻辑与显示设备连接的接口将所述异常信息上报给所 述显示设备。本专利技术实施例还提供了一种可编程逻辑的信息处理装置，包括 可编程逻辑，用于判断可编程逻辑内的模块在运行过程中是否出现异常；若出现异常，则将所述异常信息发送给与显示设备连接的接口； 接口 ，用于将接收到的所述异常信息上报给所述显示设备。 本专利技术实施例还提供了一种可编程逻辑的信息处理系统，包括本专利技术实施例提 供的可编程逻辑的信息处理装置，以及显示设备，所述显示设备用于接收并显示所述异常 信息。 上述技术方案具有如下有益效果FPGA判断FPGA内的模块在运行过程中是否出 现了异常，在出现异常的时候主动上报异常信息给显示设备。这样，在FPGA出现异常的时 候，能够及时将异常信息发送给显示设备从而显示给测试人员，提高了效率。另外，由于上报的是异常信息，测试人员免去了分析海量的FPGA内部信息的工作，实现迅速定位问题。 附图说明 为了更清楚地说明本专利技术实施例中的技术方案，下面的实施例仅仅是本专利技术的一 些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这 些附图获得其他的附图。 图1为本专利技术实施例一方法流程示意图； 图2为本专利技术实施例二装置结构示意图； 图3a为本专利技术实施例二装置结构示意图； 图3b为本专利技术实施例二装置结构示意图； 图4为本专利技术实施例三系统结构示意图； 图5为本专利技术实施例四系统结构示意图； 图6为本专利技术实施例四系统结构示意图； 图7为本专利技术实施例四系统结构示意图； 图8为本专利技术实施例四FPGA内部结构示意图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于 本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他 实施例，都属于本专利技术保护的范围。 实施例一，如图1所示，本专利技术实施例提供了一种可编程逻辑的信息处理方法，包 括 步骤101 :判断可编程逻辑内的模块在运行过程中是否出现异常；若出现异常，则 执行步骤102，否则可以不用上报模块的内部信息； 具体地，上述步骤101可以为可编程逻辑内的模块在运行过程中判断本模块是 否出现异常，若出现异常，则向可编程逻辑的控制单元发送异常信息； 具体地，上述异常信息可以通过预定义的编号表示；上述将异常信息上报给上述 显示设备包括将上述异常信息对应的编号上报给上述显示设备。当然可以理解的是上述 异常信息也可以是描述异常的具体信息，在此不予限定。若上报异常信息的编号，显示设备 一端可以在收到异常信息的编号后，根据接收到的编号和存储的编号与异常信息的对应关 系表来获取异常信息。 上述实施方式，采用预先定义的编号表示异常信息能够减少信息的发送量，并且 能够减少发送过程中异常信息的存储占用的空间。 在可编程逻辑内部，可以根据状态寄存器的值来决定上报什么状态。比如，当异常 上报寄存器设置为1时，此时可以上报异常状态；如果正常上报寄存器也为l，则正常信息 也可以上报；如果异常上报寄存器和正常上报寄存器都设置为O，则没有任何信息上报。相应的，伪代码举例如下 swtich (count)Lf (abnormal_en)Lf(模块A帧头有误)send_to_com_buf(0);else if(normal_en)send_tu_com_buf (curr—status) ;//for example send_tu_com— { case 0 ; { buf (5) break ; case 1 ;〃以下省略 { } } 步骤102 :通过可编程逻辑与显示设备连接的接口将上述异常信息上报给上述显 示设备。 上述显示设备可以是计算机，也可以是具有显示功能的单板，至于具有显示功能 的显示设备具体是什么本专利技术实施例不予限定。 若步骤101判断模块在运行过程中是否出现异常的执行主体为可编程逻辑内的 模块，那么步骤102具体可以为控制单元将接收到的异常信息通过可编程逻辑与显示设 备连接的接口将所述异常信息上报给所述显示设备。 以显示设备为计算机为例，计算机可以解析接收到的状态信息。比如接收到O，对 应着模块A的帧头有误，接收到9时，对应模块B的当前状态为释放缓存。相应的，伪代码 如下 void display—status(unsigned char status) { char化tr[] = { 〃模块A帧头有误〃 ， 〃模块B FIFO发生溢出"，6ls6 〃模块C的状态机到达异常状态〃 ， 〃模块D参数有误〃 ， 〃模块E状态机挂死〃 ， 〃模块A当前状态等待帧头〃 ， 〃模块A当前状态处理中〃 ， 〃模块B当前状态处理结束〃 ， 〃模块B当前状态等待条件〃 ， 〃模块B当前状态释放缓存〃 }; printf (〃 ％ 02d% s〃 ， status, str); display—time (); } 以下是FPGA上报状态信息后显示设备的显示的示例，只上报异常状态，如表1所 示 表101才莫块B FIFO发生溢出Wed Nov1122:13:15 200902模块C的状态机到达异常状态Wed Nov1122:13:20 200904模块E状态机挂死Wed Nov1122:13:26 200900模块A帧头有误Wed Nov1122:13:32 200904模块E状态机挂死Wed Nov1122:13:38 200904模块E状态机挂死Wed Nov1122:13:43 200903模块D参本文档来自技高网...

【技术保护点】
一种可编程逻辑的信息处理方法，其特征在于，包括：　　　　判断可编程逻辑内的模块在运行过程中是否出现异常；　　　　若出现异常，则通过可编程逻辑与显示设备连接的接口将所述异常信息上报给所述显示设备。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈继德，
申请(专利权)人：上海华为技术有限公司，
类型：发明
国别省市：31[中国|上海]