静电放电保护电路制造技术

一种静电放电保护电路，包括：射极与外部电路相连，集电极通过第一寄生电阻接地的ＰＮＰ管；集电极通过第二寄生电阻与外部电路相连，射极接地的ＮＰＮ管；以及分别与所述ＰＮＰ管的基极和所述ＮＰＮ管的基极相连的触发电压调整电路，所述触发电压调整电路包括二极管串。所述静电放电电路的触发电压调整自由度高，并且工艺成本低。

Electrostatic discharge protection circuit

An electrostatic discharge protection circuit, including: emitter is connected with an external circuit, the collector through the first parasitic resistance grounding PNP tube collector; second parasitic resistor is connected with an external circuit through the grounded emitter NPN tube; and the base are respectively connected with the PNP tube and the NPN tube base trigger voltage adjusting circuit the connected, the trigger voltage adjustment circuit includes a diode string. The trigger voltage of the electrostatic discharge circuit is adjusted with high degree of freedom, and the process cost is low.

【技术实现步骤摘要】

本专利技术涉及静电放电保护电路。
技术介绍
如今，随着集成电路制造工艺的改进，CMOS集成电路的特征尺寸也越 来越小。然而，随之而来的，集成电路对于静电放电(ESD， Electrostatic Discharge)的防护能力也越来越弱，即随着器件尺寸的越来越小，器件所能 承受的静电电压也越来越小。并且，由于集成电路所处的工作环境中的静电 并不会因为集成电路尺寸的缩小而有任何改变，因此，与大尺寸集成电^各相 比，现今采用深亚微米制造工艺制造的集成电路更容易受到静电放电的影响 而损坏。集成电路组件中首先遭遇静电放电的通常为直接耦接至集成电路芯片的 焊垫或端子的输入/输出电路。因而，静电放电保护电路通常也与输入/输出电 路相连。目前，可控硅整流器(SCR, Silicon Controlled Rectifier)由于具有 良好的静电放电保护特性以及相对较小的器件面积而被广泛应用于集成电路 的静电放电保护电路上。通常都是通过设计器件结构来生成寄生的可控硅整 流器来提供静电放电保护。在例如申请号为200610108738.5的中国专利申请中就提及了 一种寄生可 控硅整流器的结构。参照图本文档来自技高网...

【技术保护点】
一种静电放电保护电路，其特征在于，包括：射极与外部电路相连，集电极通过第一寄生电阻接地的ＰＮＰ管；集电极通过第二寄生电阻与外部电路相连，射极接地的ＮＰＮ管；以及分别与所述ＰＮＰ管的基极和所述ＮＰＮ管的基极相连的触发电压调整电路，所述触发电压调整电路包括二极管串。

【技术特征摘要】

【专利技术属性】
技术研发人员：朱志炜，张莉菲，廖金昌，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：11[中国|北京]