一种非易失性存储器器件及存储阵列测试电路和测试方法技术

本发明专利技术涉及一种非易失性存储器器件及存储阵列测试电路和测试方法，包括：接口部分：用于与电脑上位机和外部设备连接通信；电源部分：用于电路板上的器件的供电；待测存储阵列：包括封装好待测试的存储阵列及芯片底座；主控部分：用于控制选通开关阵列；选通开关阵列：用于选通开关阵列执行主控的命令，开启或者关闭某一通道。本发明专利技术测试电路可以取代探针台，配合半导体分析仪完成存储阵列中任意器件及任意阵列选通的电学特性测试，还可以实现存算一体算法。

【技术实现步骤摘要】

本专利技术涉及一种非易失性存储器器件及存储阵列测试电路和测试方法，属于非易失性存储器固件应用。

技术介绍

1、在如今的大数据时代，对算力的要求大大增加，传统冯诺依曼架构中计算和存储分开的设计需要cpu和存储之间进行高速数据传输，会造成不必要的访存延迟和访存功耗，制约着算力和效率的提升。如果可以在存储器中实现存储和计算的存算一体架构，被认为是突破当前冯诺依曼瓶颈的有利途径。存算一体算法的实现是建立在存储器器件特性上进行研究的。一般的算法是通过存储器件的模型(hsipce等)的仿真实现的，为了推进存算一体的实际应用，我们需要通过测试获取真实的器件特性参数。通常情况下，我们通过半导体分析仪配合探针台对未封装的存储器晶圆进行测试。但是限制于探针的数量，我们只能在探针台上获取单个存储器件的特性。这样就有两个弊端，首先是存算一体的主要应用场景是矩阵运算，矩阵中的器件特性会受到相邻器件施加的vpass电压及漏电流等的影响发生偏移，因此，探针台测试的单个器件的特性不足以反映器件在存储矩阵中的特性；再者存算一体是通过选通不同的bl和wl，然后在bl上施加电压信号来实现矩阵计本文档来自技高网...

【技术保护点】

1.一种非易失性存储器器件及存储阵列测试电路，其特征在于，包括：

2.根据权利要求1所述的一种非易失性存储器器件及存储阵列测试电路，其特征在于，接口部分包括USB接口、四个SMA接口、JATG接口；

3.根据权利要求2所述的一种非易失性存储器器件及存储阵列测试电路，其特征在于，电源部分采用USB接口提供5V电源；电路板上设置有主控部分、LDO、DC-DC电压模块、选通开关阵列、待测存储阵列；USB接口分别连接所述LDO及DC-DC电压模块；

4.根据权利要求1所述的一种非易失性存储器器件及存储阵列测试电路，其特征在于，所述待测存储阵列为NOR FLAS...

【技术特征摘要】

1.一种非易失性存储器器件及存储阵列测试电路，其特征在于，包括：

2.根据权利要求1所述的一种非易失性存储器器件及存储阵列测试电路，其特征在于，接口部分包括usb接口、四个sma接口、jatg接口；

3.根据权利要求2所述的一种非易失性存储器器件及存储阵列测试电路，其特征在于，电源部分采用usb接口提供5v电源；电路板上设置有主控部分、ldo、dc-dc电压模块、选通开关阵列、待测存储阵列；usb接口分别连接所述ldo及dc-dc电压模块；

4.根据权利要求1所述的一种非易失性存储器器件及存储阵列测试电路，其特征在于，所述待测存储阵列为nor flash存储阵列，nor flash为四端器件，分别为wl、bl、sl、bulk；四个sma接口分别连接wl、bl、sl、bulk。

5.根据权利要求1所述的一种非易失性存储器器件及存储阵列测试电路，其特征在于，主控部分即mcu，为stm32单片机，包括多个gpio口，每个gpio口连接选通开关阵列的逻辑输入，控制通道的通断。

6.根据权利要求1所述的一种非易失性存储器...

【专利技术属性】
技术研发人员：陈杰智，孙朝辉，王成城，柏茂颖，
申请(专利权)人：山东大学，
类型：发明
国别省市：