异质外延膜的制作方法技术

本发明专利技术为一种异质外延膜的制作方法，其为使3C‑SiC单晶膜在单晶Si基板上异质外延生长后将其剥离的异质外延膜的制作方法，该制作方法包括：使用减压CVD装置，通过氢焙去除单晶硅基板的表面的自然氧化膜的第一工序；一边供给包含碳与硅的源气体，一边在1333Pa以下、300～950℃以下的条件下进行SiC的核形成的第二工序；在1333Pa以下、800℃以上且小于1200℃的条件下形成3C‑SiC单晶膜并且在3C‑SiC单晶膜正下方形成空位的第三工序；及利用空位剥离3C‑SiC单晶膜从而制作异质外延膜的第四工序。由此，提供一种对器件造成的损伤少且减少材料的损失而效率良好地得到薄膜状的异质外延膜的方法。

【技术实现步骤摘要】
【国外来华专利技术】

本专利技术涉及一种异质外延膜的制作方法。

技术介绍

1、尖端cmos(complementary metal oxide silicon，互补金属氧化物半导体)和igbt(insulated gate bipolar transistor，绝缘栅双极晶体管)等形成于硅基板上的器件大多不以维持初始的硅基板厚度的状态使用，多数情况下通过研磨等方法来进行薄膜化后使用。其原因在于，若硅基板较厚，则基板会成为电阻而产生阻碍。另一方面，从最初开始就较薄的硅基板会在工艺中翘曲而无法通过器件工艺，故需要有厚度。另一方面，最近的器件除了以往的微细化以外，还开始逐渐采用利用晶圆上芯片(chip on wafer)等方法进行的集成化，该晶圆上芯片是将切取后的元件贴附在已预先实施金属布线的晶圆。此时，切取的元件也会进行薄片化而将硅基板的大部分去除。

2、并且，器件已逐渐积极地利用硅以外的材料，这有助于高性能化。其中，相较于si的1.1ev，sic具有2.2～3.3ev这样的宽广的带隙，因此具有高介电击穿强度，并且导热系数也大，故而是一种作为用于功率器件和高频用器件等各本文档来自技高网...

【技术保护点】

1.一种异质外延膜的制作方法，其包括使3C-SiC单晶膜在单晶硅基板上异质外延生长后，将所述3C-SiC单晶膜从所述单晶硅基板上剥离的工序，所述异质外延膜的制作方法的特征在于，包括以下工序：

2.根据权利要求1所述的异质外延膜的制作方法，其特征在于，使用单甲基硅烷或三甲基硅烷作为所述源气体。

3.根据权利要求1或2所述的异质外延膜的制作方法，其特征在于，在温度为1000℃以上且1200℃以下的条件下进行所述第一工序。

4.根据权利要求1～3中任一项所述的异质外延膜的制作方法，其特征在于，在压力为133Pa以下的条件下进行所述第三工序。

5....

【技术特征摘要】
【国外来华专利技术】

1.一种异质外延膜的制作方法，其包括使3c-sic单晶膜在单晶硅基板上异质外延生长后，将所述3c-sic单晶膜从所述单晶硅基板上剥离的工序，所述异质外延膜的制作方法的特征在于，包括以下工序：

2.根据权利要求1所述的异质外延膜的制作方法，其特征在于，使用单甲基硅烷或三甲基硅烷作为所述源气体。

3.根据权利要求1或2所述的异质外延膜的制作方法，其特征在于，在温度为1000℃以上且1200℃以下的条件下进行所述第一工序。

4.根据权利要求1～3中任一项所述的异质外延膜的制作方法，其特征在于，在压力为133pa以下的条件下进行所述第三工序。

5.根据权利要求1～4中任一项所述的异质外延膜的制作方法，其特征在于，相较于所述第二工序的条件，提高压力与温度中的一种以上来进行所述第三工序。

6.根据权利要求5所述的异质外延膜的制作方法，其特征在于，在温度为1000℃以上且小于1200℃的条件下进行所述第三工序。

7.根据权利要求1～6中任一项所述的异质外延膜的制作方法，其特征在于，在所述第三工序中提高压力与温度中的一种以上。

8.根据权利要求7所述的异质外延膜的制作方法，其特征在于，通过在将温度从300℃以上且950℃以下的范围缓缓升温至1000℃以上且小于...

【专利技术属性】
技术研发人员：大槻刚，萩本和德，石崎顺也，阿部达夫，铃木温，松原寿树，
申请(专利权)人：信越半导体株式会社，
类型：发明
国别省市：