【技术实现步骤摘要】
本专利技术涉及芯片验证，特别是涉及一种新增功能模块的验证方法、系统、电子设备及可读存储介质。
技术介绍
1、验证的目的是尽可能多地找到数字集成电路设计中的bug，基于uvm验证方法学是一个以systemverilog编写的类库为主体的验证平台开发框架，验证工程师可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境。在uvm的架构中最上层是测试(test)层，由各种testcase组成，接下来是场景(scenario)层，由产生激励的sequence构成，第三层是功能层，包括scoreboard等组件，第四层是命令(command)层，由driver和monitor这种和interface打交道的组件构成，最底下是信号(signal)层，这一层是通过interface和dut进行交互。这几个层次各司其职，相互配合，实现了一个面向高层建模的可重用验证平台。
2、在常规操作流程中，验证工程师利用uvm方法学对于一个新的模块进行验证时，会根据新增模块的功能特性，利用systemverilog语言，调用相关类库从零开始搭建模...
【技术保护点】
1.一种新增功能模块的验证方法，其特征在于，包括如下步骤：
2.如权利要求1所述的新增功能模块的验证方法，其特征在于，所述构建dut集成验证环境，包括如下步骤：
3.如权利要求2所述的新增功能模块的验证方法，其特征在于，所述将所述验证模块集成于所述dut集成验证环境中，得到更新后的集成验证环境，包括如下步骤：
4.如权利要求3所述的新增功能模块的验证方法，其特征在于，所述在所述更新后的集成验证环境中验证所述新增功能模块的功能，包括如下步骤：
5.如权利要求4所述的新增功能模块的验证方法，其特征在于，所述将第二数据包激励驱...
【技术特征摘要】
1.一种新增功能模块的验证方法，其特征在于，包括如下步骤：
2.如权利要求1所述的新增功能模块的验证方法，其特征在于，所述构建dut集成验证环境，包括如下步骤：
3.如权利要求2所述的新增功能模块的验证方法，其特征在于，所述将所述验证模块集成于所述dut集成验证环境中，得到更新后的集成验证环境，包括如下步骤：
4.如权利要求3所述的新增功能模块的验证方法，其特征在于，所述在所述更新后的集成验证环境中验证所述新增功能模块的功能，包括如下步骤：
5.如权利要求4所述的新增功能模块的验证方法，其特征在于，所述将第二数据包激励驱动至所述更新后的dut模块，所述更新后的dut模块获取测试数据并输出第一输出数据，具体包括：
【专利技术属性】
技术研发人员：林俱生，
申请(专利权)人：成都芯盛集成电路有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。