一种高速流水线模数转换器及其时钟调整方法技术

本发明专利技术公开了一种高速流水线模数转换器及其时钟调整方法，包括有参考电压源、时钟产生模块、用于采集输入模拟信号的采样保持器ＳＨＡ、与采样保持器ＳＨＡ顺序连接的Ｌ级模数转换模块，第二级及以后的模数转换模块与前一级的模数转换模块串接，每一级模数转换模块包括有一个运算放大器、第一组模数转换子模块和第二组模数转换子模块，第一组、第二组模数转换子模块共同连接同一个运算放大器，时钟产生模块进一步包括有占空比调节模块。本发明专利技术在每一级中包含了两组模数转换子模块，两组模数转换子模块共用一个运算放大器，节省了元器件，减少整个系统的面积，同时，通过调节不同的占空比时钟，使每组模数转换子模块的效率达到最佳，提高了整个系统的性能。

High speed pipelined analog to digital converter and clock regulating method thereof

The invention discloses a high speed pipelined analog-to-digital converter and the clock adjustment method includes a reference voltage source, clock generation module, used to collect the input sample and hold device SHA, and the sampling holder SHA sequentially connected L analog-to-digital conversion module of the analog signal, analog digital conversion module second and later with the modulus of a previous stage conversion module is connected in series, each level conversion module includes a first set of operational amplifier, analog-to-digital conversion module and second analog-to-digital conversion module, first and second groups of analog digital conversion module connected with a common operational amplifier, clock generation module further comprises a duty cycle adjustment module. The present invention in each level consists of two sets of analog digital conversion module, analog-to-digital conversion module of the two groups shared an operational amplifier, saving components, reduce the system area, at the same time, by adjusting the different duty cycle clock, so each analog-to-digital conversion module to achieve the best efficiency, improve performance the whole system.

【技术实现步骤摘要】

本专利技术涉及一种集成电子
的模数转换器，尤其涉及一种高速流水线模数转换器。本专利技术同时还涉及了上述模数转换器的时钟调整方法。
技术介绍
模数转换器，又称A/D转换器或Analog-to-Digital Converter,简称ADC，它是把连续的模拟信号转变为离散的数字信号的器件。为确保系统处理结果的精确度，A/D转换器必须具有足够的转换精度；如果要实现快速变化信号的实时控制与检测，A/D转换器还要求具有较高的转换速度。转换精度与转换速度是衡量A/D转换器的重要技术指标。随着集成技术的发展，现已研制和生产出许多单片的和混合集成型的A/D转换器，它们具有愈来愈先进的技术指标。现有的A/D转换器电路结构有积分式、逐次逼近式(SAR)、全并行或速闪式(Full Parallel or Flash) 、 二步或多步式(Two step or Multistep)、折叠插入式(Folding and Interpolation)、流水线式(Pipelined)、积分增量调制式(SAModulator)等。全并行(或称速闪式/Flash) ADC几乎能在同一瞬间完成转换，是各种转换方式中速度最快的结构。这种转换器的特点是结构简单、速度快，但是全并行ADC的超高速是以牺牲器件功耗而得到的，它有成本高、功耗大、元件多、芯片面积大、输入电容大等缺点。积分增量调制式ADC的转换精度高，但是转换速度较低。受数字系统中新发展的流水工作方式的启发，80年代以来在高精度视频ADC中提出了流水工作新方式。这种方式类似于多步转换，从整个转换过程来看，流水工作方式可以看作是串行的，但就每一步转换来看，又是并行转换的，其速度较快。因此，这种转换方式可以实现很高的转换频率，即能处理较高的信号频率。不过，目前的流水线模数转换器中，每一级只有一组模数转换模块，同时， 一组模数转换模块连接一个运算放大器，不仅是对元器件的浪费，同时，也增大了其面积。
技术实现思路
本专利技术要解决的技术问题是为了克服上面所述的技术缺陷，提供一种既具有较高转换精度又具有较高转换速度的流水线结构的模数转换器及其时钟调整方法。为了解决上面所述的技术问题，本专利技术采取以下技术手段本专利技术提供一种高速流水线模数转换器，包括有参考电压源、时钟产生模块、用于采集输入模拟信号的采样保持器SHA、与采样保持器SHA顺序接的L级模数转换模块stage 1、 stage 2、…、stage L，其中L》1，第二级及以后的模数转换模块与前一级的模数转换模块串接，每一级模数转换模块均与修正与校准模块连接，每一级模数转换模块包括有一个运算放大器、第一组模数转换子模块和第二组模数转换子模块，第一组、第二组模数转换子模块共同连接同一个运算放大器，时钟产生模块进一步包括有占空比调节模块。每一级模数转换模块的结构相同，其中第一级模数转换模块stage 1的结构为接收模拟信号Vsh的第一模数转换器ADCl，第一模数转换器ADC1的输出端连接第一数模转换器DAC1的输入端，第一数模转换器DAC1的输出端通过开关Sa连接采样电容器Csl的第一极板；模拟信号V^通过开关Sl连接采样电容器Csl的第一极板；采样电容器Csl的第二极板通过开关S2接地；采样电容器CS1的第二极板通过开关Sb与运算放大器的反向输入端连接；运算放大器的正向输入端接地；运算放大器、开关SC、电容器Cfl形成第一反馈回路；运算放大器、开关S3、电容器Cf2形成第二反馈回路；运算放大器的输出端连接第二模数转换器ADC2的输入端，第二模数转换器ADC2的输出端连接第二数模转换器DAC2的输入端，第二数模转换器DAC2的输出端通过开关S4连接采样电容器Cs2的第一极板；运算放大器的输出端通过开关Sd连接采样电容器Cs2的第一极板；运算放大器的输出端连接下一级模数转换模块；采样电容器Cs2的第二极板通过开关Se接地；釆样电容器Cs2的第二极板通过开关S5连接运算放大器的反向输入端；第一模数转换器ADC1与第二模数转换器ADC2的输出端均与修正与校准模块连接。所述的占空比调节模块进一步包括有构成回路的相位频率侦测器PFD、电流泵CP、滤波器Filter和延迟缓冲器DL。第L级模数转换模块后连接速闪式模数转换器ADC的输入端，速闪式模数转换器ADC的输出端连接修正与校准模块。本专利技术还提供一种高速流水线模数转换器的时钟调整方法，其中，时间信号Ol控制开关Sl、 S2、 S3、 S4与S5，时间信号02控制开关Sa、 Sb、 Sc、 Sd与Se，时间信号①1为高电平时，Ol置l，对应控制开关闭合，为低电平时，①1置0，对应控制开关断开；时间信号02为高电平时，02置1，对应控制开关闭合，为低电平时，02置0，对应控制开关断开；其中，控制的步骤如下通过占空比调节模块调节时钟的脉冲宽度Tl和T2，其中，Tl为时间信号Ol高电平脉冲宽度，T2为时间信号0>2高电平脉冲宽度，T2^T1;(I)在第一级模数转换模块中，(i) 第一组模数转换子模块采样，此时，Ol置l、①2置0，采样保持器SHA输出的模拟信号Vsh采样至采样电容器Csl;(ii) 第二组模数转换子模块采样，此时，Ol置O、 0)2置l，第一组模数转换子模块处于保持状态，采样电容器Csl上保持的信号经过第一反馈回路后，由运算放大器(2)的输出端输出残余信号进入第二组模数转换子模块，并经过采样电容器Cs2连接至运算放大器(2)的反向输入端；(iii) 第二组模数转换子模块保持，此时，Ol置l、 cD2置0，第一组模数转换子模块处理采样状态，采样电容器Cs2上保持的信号经过第二反馈回路后，由运算放大器的输出端输出残余信号进入下一级模数转换模块处理；(II)在第二级及以后级别的模数转换模块中，将第一级的由采样保持器SHA采集的模拟信号替换为由前一级输出的残余信号，其余步骤如上；(IV)每一级模数转换模块的量化结果通过修正与校准模块(3)组合起来输出。作为一种优先方案，步骤(II)后还包括步骤(III),经过L级模块转换模块处理后的残余信号经过速闪式模数转换器ADC进行处理；(IV)每一级模数转换模块以及速闪式模数转换器ADC处理的量化结果通过修正与校准模块(3)组合起来输出。占空比调节模块调节的Tl占空比范围为10%-50%， T2占空比范围为50%-90%。流水线结构的模数转换器是高效和强大的模数转换器。它能够提供高速、高分辨率的模数转换，并且具有令人满意的低功率消耗和很小的芯片尺寸(意味着低价格)；经过合理的设计，还可以提供优异的动态特性。本专利技术的高速流水线模数转换器，在每一级中包含了两组模数转 子模块，而且，两组模数转换子模块共用一个运算放大器，节省了元器件，减少整个系 统的面积，同时，通过调节不同的占空比时钟，使每组模数转换子模块的效率 达到最佳，提高了整个系统的性能。 附图说明图1为现有的流水线模数转换器的结构图。图2为本专利技术高速流水线模数转换器的结构示意图。 图3为本专利技术占空比调节模块结构示意图。 图4为本专利技术模数转换器的占空比示意图。 具体实施例方式请参阅图1，图1为现有的流水线模数转换器的结构图，这种结构的模数转 换器采用多个低精度的闪烁型模数转换器，采样信号进行分级量化，然本文档来自技高网...

【技术保护点】
一种高速流水线模数转换器，包括有参考电压源、时钟产生模块、用于采集输入模拟信号的采样保持器ＳＨＡ（１）、与采样保持器ＳＨＡ（１）顺序连接的Ｌ级模数转换模块（ｓｔａｇｅ　１、ｓｔａｇｅ　２、…、ｓｔａｇｅ　Ｌ），其中Ｌ≥１，第二级及以后的模数转换模块与前一级的模数转换模块串接，每一级模数转换模块均与修正与校准模块（３）连接，其特征在于：每一级模数转换模块包括有一个运算放大器、第一组模数转换子模块和第二组模数转换子模块，第一组、第二组模数转换子模块共同连接到同一个运算放大器，时钟产生模块进一步包括有占空比调节模块。

【技术特征摘要】
1、一种高速流水线模数转换器，包括有参考电压源、时钟产生模块、用于采集输入模拟信号的采样保持器SHA(1)、与采样保持器SHA(1)顺序连接的L级模数转换模块(stage 1、stage 2、…、stage L)，其中L≥1，第二级及以后的模数转换模块与前一级的模数转换模块串接，每一级模数转换模块均与修正与校准模块(3)连接，其特征在于每一级模数转换模块包括有一个运算放大器、第一组模数转换子模块和第二组模数转换子模块，第一组、第二组模数转换子模块共同连接到同一个运算放大器，时钟产生模块进一步包括有占空比调节模块。2、 如权利要求1所述的高速流水线模数转换器，其特征在于每一级模数转换模块的结构相同，其中第一级模数转换模块(stage 1)的结构为接收模拟信号Vsh的第一模数转换器ADCl，第一模数转换器ADC1的输出端连接第一数模转换器DAC1的输入端，第一数模转换器DAC1的输出端通过开关Sa连接采样电容器Csl的第一极板；模拟信号Vsh通过开关Sl连接采样电容器Csl的第一极板；采样电容器Csl的第二极板通过开关S2接地；采样电容器Csl的第二极板通过开关Sb与运算放大器(2)的反向输入端连接；运算放大器(2)的正向输入端接地；运算放大器(2)、开关Sc、电容器Cfl形成第一反馈回路；运算放大器(2)、开关S3、电容器Cf2形成第二反馈回路；运算放大器(2)的输出端连接第二模数转换器ADC2的输入端，第二模数转换器ADC2的输出端连接第二数模转换器DAC2的输入端，第二数模转换器DAC2的输出端通过开关S4连接采样电容器Cs2的第一极板；运算放大器(2)的输出端通过开关Sd连接采样电容器Cs2的第一极板；运算放大器(2)的输出端连接下一级模数转换模块；采样电容器Cs2的第二极板通过开关Se接地；采样电容器Cs2的第二极板通过开关S5连接运算放大器的反向输入端；第一模数转换器ADC1与第二模数转换器ADC2的输出端均与修正与校准模块(3)连接。3、 如权利要求1所述的高速流水线模数转换器，其特征在于所述的占空比调节模块进一步包括有构成回路的相位频率侦测器PFD、电流泵CP、滤波器Filter (4)和延迟缓冲器DL。4、 如权利要求1至3任一所述的高速流水线模数转换器，其特征在于第L级模数...

【专利技术属性】
技术研发人员：余浩，
申请(专利权)人：余浩，
类型：发明
国别省市：94[中国|深圳]