一种集成栅极电阻的SGT器件及其制备方法技术

本发明专利技术公开了一种集成栅极电阻的SGT器件及其制备方法，属于半导体技术领域，SGT器件包括衬底、在衬底上内凹的沟槽，沟槽内自下而上依次堆叠介质氧化层、屏蔽栅多晶硅、隔离氧化层、栅极多晶硅、氮化硅隔离层和电阻多晶硅；栅极多晶硅与沟槽内壁之间设置栅氧化层；电阻多晶硅与栅极多晶硅串联连接；制备方法包括：在衬底上蚀刻沟槽；在沟槽内壁生长介质氧化层；在沟槽内形成屏蔽栅多晶硅并在上方沉积隔离氧化层；在沟槽内壁生长栅氧化层并沉积栅极多晶硅；沉积氮化硅隔离层和电阻多晶硅；将电阻多晶硅与栅极多晶硅串联。本发明专利技术将栅极与电阻串联，并与SGT集成在同一芯片上，且不增大芯片面积，以减小应用电路中的面积与元器件复杂程度，降低成本。

【技术实现步骤摘要】

本专利技术属于半导体，特别涉及一种集成栅极电阻的sgt器件及其制备方法。

技术介绍

1、sgt （shielded gate transistor，屏蔽栅沟槽）mosfet结构具有电荷耦合效应，在传统沟槽mosfet器件pn结垂直耗尽的基础上引入了水平耗尽，在采用同样掺杂浓度的外延材料规格情况下，器件可以获得更高的击穿电压。较深的沟槽深度，可以利用更多的硅体积来吸收eas能量，所以sgt在雪崩时可以做得更好，更能承受雪崩击穿和浪涌电流。在开关电源，电机控制，动力电池系统等应用领域中，sgt mosfet配合先进封装，非常有助于提高系统的效能和功率密度。

2、sgt mos在一些场景应用中，常常会在栅极前串联一个电阻，主要有两个作用，一是限制驱动电流，防止瞬间驱动电流过大导致驱动能力不足或者损坏，二是由于寄生电感与电容的存在，容易产生谐振，电阻提供一个阻尼，吸收振荡信号。

3、目前常用方法是封装后在电路中额外串联电阻以达到目的，增大了电路的面积与复杂度，不利于集成，还增加了成本。

技术实现思路...

【技术保护点】

1.一种集成栅极电阻的SGT器件，包括衬底、在所述衬底上形成内凹的沟槽，其特征在于，所述沟槽内自下而上依次堆叠介质氧化层、屏蔽栅多晶硅、隔离氧化层、栅极多晶硅、氮化硅隔离层和电阻多晶硅；其中所述介质氧化层将所述屏蔽栅多晶硅的外壁包裹使得所述屏蔽栅多晶硅与所述衬底隔离，所述隔离氧化层将所述屏蔽栅多晶硅顶部与所述栅极多晶硅底部隔离；所述栅极多晶硅与所述沟槽内壁之间设置栅氧化层；所述氮化硅隔离层将所述电阻多晶硅的侧壁和底部包裹，使得所述电阻多晶硅与所述栅极多晶硅隔离；所述电阻多晶硅与所述栅极多晶硅串联连接形成集成栅极电阻的SGT器件。

2.根据权利要求1所述的一种集成栅极电阻的SG...

【技术特征摘要】

1.一种集成栅极电阻的sgt器件，包括衬底、在所述衬底上形成内凹的沟槽，其特征在于，所述沟槽内自下而上依次堆叠介质氧化层、屏蔽栅多晶硅、隔离氧化层、栅极多晶硅、氮化硅隔离层和电阻多晶硅；其中所述介质氧化层将所述屏蔽栅多晶硅的外壁包裹使得所述屏蔽栅多晶硅与所述衬底隔离，所述隔离氧化层将所述屏蔽栅多晶硅顶部与所述栅极多晶硅底部隔离；所述栅极多晶硅与所述沟槽内壁之间设置栅氧化层；所述氮化硅隔离层将所述电阻多晶硅的侧壁和底部包裹，使得所述电阻多晶硅与所述栅极多晶硅隔离；所述电阻多晶硅与所述栅极多晶硅串联连接形成集成栅极电阻的sgt器件。

2.根据权利要求1所述的一种集成栅极电阻的sgt器件，其特征在于：所述沟槽的后端为所述电阻多晶硅与栅极多晶硅串联接线区域，所述沟槽的后端侧壁从后至前依次堆叠所述介质氧化层、所述屏蔽栅多晶硅、所述隔离氧化层、所述栅极多晶硅、所述氮化硅隔离层和所述电阻多晶硅；在所述沟槽的后端区域中，所述电阻多晶硅、所述栅极多晶硅、所述屏蔽栅多晶硅的上表面均设置连接孔，通过金属导线和连接孔将所述电阻多晶硅的一端与所述栅极多晶硅串联、另一端与栅极引脚连接，所述屏蔽栅多晶硅连接至源极引脚。

3.权利要求1或2所述的一种集成栅极电阻的sgt器件的制备方法，其特征在于，所述制备方法包括如下步骤：

4.根据权利要求3所述的一种集成栅极电阻的sgt器件的制备方法，其特征在于，所述制备方法还包括：注入阱和源极离子后，在所述沟...

【专利技术属性】
技术研发人员：杜天伦，余快，
申请(专利权)人：江西萨瑞微电子技术有限公司，
类型：发明
国别省市：