【技术实现步骤摘要】
本申请涉及通信，尤其是一种高速串行通信方法及通信系统、通信设备、存储介质。
技术介绍
1、在fpga中实现高速串行通信常用的方法是使用高速串行收发器(serdes)。serdes是一种专门设计用于高速数据传输的硬件模块，能够将并行数据转换成串行数据，并在接收端将串行数据重新转换为并行数据。大多数现代fpga都内置了硬件serdes功能。这些serdes通常由fpga内部的专门模块实现，包括高速时钟、pll、数据锁定环路、预加重器和均衡器等。这些模块可以为fpga提供高速串行通信所需的基本功能，包括数据转换、时钟管理、数据校验等。一些fpga厂商还提供了可定制的serdes ip核，以便在fpga中实现特定协议和标准的高速串行通信。这些ip核通常具有更高的性能和更好的兼容性，可以用于实现各种高速通信标准，例如pci express、ethernet、usb等。但是，并不是所有fpga都具有serdes功能。在一些没有内置serdes模块的低端和中端fpga上实现高速串行通信时，需要额外的逻辑设计和硬件资源，使用的资源成本较高。此外，不同厂...
【技术保护点】
1.一种高速串行通信方法，其特征在于，应用于通信系统，所述通信系统包括：接收端和发送端，所述接收端通过差分信号线与所述发送端通信连接；
2.根据权利要求1所述的高速串行通信方法，其特征在于，根据同步时钟信号lvds_clk和所述低压差分信号lvds_data进行数据对齐处理，得到对齐数据aligned_data，包括：
3.根据权利要求1所述的高速串行通信方法，其特征在于，所述基于所述对齐数据aligned_data、初始化的延时参数进行对齐参数训练处理，得到对齐延时参数Aligneddelay，包括：
4.根据权利要求3所述的高速...
【技术特征摘要】
1.一种高速串行通信方法，其特征在于，应用于通信系统，所述通信系统包括：接收端和发送端，所述接收端通过差分信号线与所述发送端通信连接；
2.根据权利要求1所述的高速串行通信方法，其特征在于，根据同步时钟信号lvds_clk和所述低压差分信号lvds_data进行数据对齐处理，得到对齐数据aligned_data，包括：
3.根据权利要求1所述的高速串行通信方法，其特征在于，所述基于所述对齐数据aligned_data、初始化的延时参数进行对齐参数训练处理，得到对齐延时参数aligneddelay，包括：
4.根据权利要求3所述的高速串行通信方法，其特征在于，所述根据所述对齐数据aligned_data的逻辑值更新所述延时参数，得到更新的延时参数delay；包括：
5.根据权利要求1所述的高速串行通信方法，其特征在于，所述根据同步时钟信号lvds_clk和所述低压差分信号lvds_data进行数据对齐处理，得到对齐数据aligned_data之前，所述方法还包括：
6.根据权利要求1所述的高速串行通信方法...
【专利技术属性】
技术研发人员：吕壮壮，
申请(专利权)人：珠海芯业测控有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。