【技术实现步骤摘要】
本专利技术涉及一种插槽测试系统及其方法，尤其是指一种插接于dimm插槽的测试电路板无须通过jtag串接可独立测试dimm插槽的插槽测试系统及其方法。
技术介绍
1、现有进行装置中dimm插槽的边界扫描测试，是需要于dimm插槽上插接dimm测试电路板，依据边界扫描测试技术的规范，dimm测试电路板需要设置两个jtag连接接口(即jtagin连接接口以及jtag out连接接口)，确保jtag信号可以传入与传出dimm测试电路板以实现对dimm插槽的边界扫描测试。
2、在实际进行dimm插槽的边界扫描测试时，由于每一个dimm测试电路板都需要通过jtag in连接接口以及jtag out连接接口彼此之间形成串接，会因为串接的线路过长，而影响到线路连接的稳定性，并且jtag信号的驱动能力和稳定性必须达到一定的要求，线路连接的稳定性不足将会导致dimm插槽的边界扫描测试失败。
3、综上所述，可知现有技术中长期以来一直存在现有dimm插槽边界扫描测试通过jtag in连接接口以及jtag out连接接口此之间形成串接产生线路连接稳定性不足导致边界扫描测试失败的问题，因此有必要提出改进的技术手段，来解决此问题。
技术实现思路
1、有鉴于现有技术存在现有dimm插槽边界扫描测试通过jtag in连接接口以及jtagout连接接口彼此之间形成串接产生线路连接稳定性不足导致边界扫描测试失败的问题，本专利技术遂公开一种无jtag串接测试电路板的dimm插槽测试系统及其方法，其
2、本专利技术所公开的无jtag串接测试电路板的dimm插槽测试系统，其包含：待测试电路板、至少一测试电路板、测试存取端口(test access port，tap)控制器以及检测装置。
3、待测试电路板具有联合测试工作群组(joint test action group，jtag)连接接口、中央处理器(central processing unit，cpu)以及至少一双列直插式存储器模块(dualin-line memory module，dimm)插槽，每一个dimm插槽包含有多个电源引脚、多个接地引脚、多个差分引脚以及多个输入输出引脚，输入输出引脚中选择部分的引脚作为控制引脚，输入输出引脚中选择部分的引脚作为数据传输引脚，差分引脚以及输入输出引脚与cpu形成电性连接。
4、每一个测试电路板具有dimm插接接口以及与所述dimm插接接口形成电性连接的至少一复杂可编程逻辑装置(complex programmable logic device，cpld)芯片，dimm插接接口插接于至少一dimm插槽其中之一。
5、tap控制器通过jtag连接接口与待测试电路板形成电性连接；及检测装置与tap控制器形成电性连接。
6、其中，检测装置生成测试信号并提供至tap控制器，tap控制器将测试信号转换为jtag信号格式的测试信号并提供至cpu，cpu依据生成测试数据或是测试信号，cpu通过差分引脚或是输入输出引脚传输测试数据至指定的cpld芯片，指定的cpld芯片记录接收到的数据为测试结果，cpu通过控制引脚传输测试信号至指定的cpld芯片，指定的cpld芯片测试电源引脚或是接地引脚以读取与记录电源引脚或是接地引脚的数值为测试结果，cpu生成测试结果读取信号，通过控制引脚传输测试结果读取信号至指定的cpld芯片以由数据传输引脚取得测试结果并反馈至检测装置。
7、本专利技术所公开的无jtag串接测试电路板的dimm插槽测试方法，其包含下列步骤：
8、首先，待测试电路板具有联合测试工作群组连接接口、cpu以及至少一dimm插槽，jtag连接接口与cpu形成电性连接，每一个dimm插槽包含有多个电源引脚、多个接地引脚、多个差分引脚以及多个输入输出引脚，输入输出引脚中选择部分的引脚作为控制引脚，输入输出引脚中选择部分的引脚作为数据传输引脚，差分引脚以及部分的输入输出引脚与cpu形成电性连接；接着，至少一测试电路板分别具有dimm插接接口以及与dimm插接接口形成电性连接的至少一cpld芯片，dimm插接接口插接于至少一dimm插槽其中之一；接着，tap控制器通过jtag连接接口与待测试电路板形成电性连接；接着，检测装置与tap控制器形成电性连接；接着，检测装置生成测试信号并提供至tap控制器；接着，tap控制器将测试信号转换为jtag信号格式的测试信号并提供至cpu；接着，cpu依据jtag信号格式的测试信号生成测试数据或是测试信号；接着，cpu通过差分引脚或是输入输出引脚传输测试数据至指定的cpld芯片，指定的cpld芯片记录接收到的数据为测试结果；接着，cpu通过控制引脚传输测试信号至指定的cpld芯片，指定的cpld芯片测试电源引脚或是接地引脚以读取与记录电源引脚或是接地引脚的数值为测试结果；最后，cpu生成测试结果读取信号，通过控制引脚传输测试结果读取信号至指定的cpld芯片以由数据传输引脚取得测试结果并反馈至检测装置。
9、本专利技术所公开的系统及方法如上，与现有技术之间的差异在于测试电路板的dimm插接接口插接于待测试电路板的dimm插槽，cpu依据jtag信号格式的测试信号生成测试数据或是测试信号，cpu通过差分引脚或是输入输出引脚传输测试数据至指定的cpld芯片，指定的cpld芯片记录接收到的数据为测试结果，cpu通过控制引脚传输测试信号至指定的cpld芯片，指定的cpld芯片测试电源引脚或是接地引脚以读取与记录电源引脚或是接地引脚的数值为测试结果，cpu生成测试结果读取信号，通过控制引脚传输测试结果读取信号至指定的cpld芯片以由数据传输引脚取得测试结果并反馈至检测装置。
10、通过上述的技术手段，本专利技术可以达成测试电路板各自独立对待测试电路板的dimm插槽进行引脚测试的技术功效。
本文档来自技高网...【技术保护点】
1.一种无JTAG串接测试电路板的DIMM插槽测试系统，其包含：
2.根据权利要求1所述的无JTAG串接测试电路板的DIMM插槽测试系统，其中，所述CPU依据JTAG信号格式的测试信号生成的测试信号为电源测试信号或是接地测试信号，所述CPU通过所述控制引脚传输所述电源测试信号至指定的所述CPLD芯片，指定的所述CPLD芯片测试所述电源引脚以读取与记录所述电源引脚的数值为电源测试结果，或是所述CPU通过所述控制引脚传输所述接地测试信号至指定的所述CPLD芯片，指定的所述CPLD芯片测试所述接地引脚以读取与记录所述接地引脚的数值为接地测试结果。
3.根据权利要求1所述的无JTAG串接测试电路板的DIMM插槽测试系统，其中，所述测试电路板还包含模拟数字转换器(ADC)，所述ADC分别与指定的所述CPLD芯片以及所述DIMM插接接口形成电性连接，所述CPU依据JTAG信号格式的测试信号生成的测试信号为电源测试信号，所述CPU通过所述控制引脚传输所述电源测试信号至指定的所述CPLD芯片，指定的所述CPLD芯片通过所述ADC测试所述电源引脚，使所述电源引脚的数值被所述
4.根据权利要求1所述的无JTAG串接测试电路板的DIMM插槽测试系统，其中，所述CPU依据JTAG信号格式的测试信号生成测试数据为差分测试数据，所述CPU通过所述差分引脚传输所述差分测试数据至指定的所述CPLD芯片，指定的所述CPLD芯片记录接收到的数据为差分测试结果。
5.根据权利要求1所述的无JTAG串接测试电路板的DIMM插槽测试系统，其中，所述CPU依据JTAG信号格式的测试信号生成测试数据为输入输出测试数据，所述CPU通过所述输入输出引脚传输所述输入输出测试数据至指定的所述CPLD芯片，指定的所述CPLD芯片记录接收到的数据为输入输出测试结果。
6.一种无JTAG串接测试电路板的DIMM插槽测试方法，其包含下列步骤：
7.根据权利要求6所述的无JTAG串接测试电路板的DIMM插槽测试方法，其中，所述CPU通过所述差分引脚或是所述输入输出引脚传输测试数据至指定的所述CPLD芯片，指定的所述CPLD芯片记录接收到的数据为测试结果的步骤是所述CPU依据JTAG信号格式的测试信号生成的测试信号为电源测试信号或是接地测试信号，所述CPU通过所述控制引脚传输所述电源测试信号至指定的所述CPLD芯片，指定的所述CPLD芯片测试所述电源引脚以读取与记录所述电源引脚的数值为电源测试结果，或是所述CPU通过所述控制引脚传输所述接地测试信号至指定的所述CPLD芯片，指定的所述CPLD芯片测试所述接地引脚以读取与记录所述接地引脚的数值为接地测试结果。
8.根据权利要求6所述的无JTAG串接测试电路板的DIMM插槽测试方法，其中，所述无JTAG串接测试电路板的DIMM插槽测试方法还包含下列步骤：
9.根据权利要求6所述的无JTAG串接测试电路板的DIMM插槽测试方法，其中，所述CPU通过所述差分引脚或是所述输入输出引脚传输测试数据至指定的所述CPLD芯片，指定的所述CPLD芯片记录接收到的数据为测试结果的步骤是所述CPU依据JTAG信号格式的测试信号生成测试数据为差分测试数据，所述CPU通过所述差分引脚传输所述差分测试数据至指定的所述CPLD芯片，指定的所述CPLD芯片记录接收到的数据为差分测试结果。
10.根据权利要求6所述的无JTAG串接测试电路板的DIMM插槽测试方法，其中，所述CPU通过所述差分引脚或是所述输入输出引脚传输测试数据至指定的所述CPLD芯片，指定的所述CPLD芯片记录接收到的数据为测试结果的步骤是所述CPU依据JTAG信号格式的测试信号生成测试数据为输入输出测试数据，所述CPU通过所述输入输出引脚传输所述输入输出测试数据至指定的所述CPLD芯片，指定的所述CPLD芯片记录接收到的数据为输入输出测试结果。
...【技术特征摘要】
1.一种无jtag串接测试电路板的dimm插槽测试系统，其包含：
2.根据权利要求1所述的无jtag串接测试电路板的dimm插槽测试系统，其中，所述cpu依据jtag信号格式的测试信号生成的测试信号为电源测试信号或是接地测试信号，所述cpu通过所述控制引脚传输所述电源测试信号至指定的所述cpld芯片，指定的所述cpld芯片测试所述电源引脚以读取与记录所述电源引脚的数值为电源测试结果，或是所述cpu通过所述控制引脚传输所述接地测试信号至指定的所述cpld芯片，指定的所述cpld芯片测试所述接地引脚以读取与记录所述接地引脚的数值为接地测试结果。
3.根据权利要求1所述的无jtag串接测试电路板的dimm插槽测试系统，其中，所述测试电路板还包含模拟数字转换器(adc)，所述adc分别与指定的所述cpld芯片以及所述dimm插接接口形成电性连接，所述cpu依据jtag信号格式的测试信号生成的测试信号为电源测试信号，所述cpu通过所述控制引脚传输所述电源测试信号至指定的所述cpld芯片，指定的所述cpld芯片通过所述adc测试所述电源引脚，使所述电源引脚的数值被所述adc读取，所述cpld芯片再从所述adc读取与记录所述电源引脚的数值为所述电源测试结果。
4.根据权利要求1所述的无jtag串接测试电路板的dimm插槽测试系统，其中，所述cpu依据jtag信号格式的测试信号生成测试数据为差分测试数据，所述cpu通过所述差分引脚传输所述差分测试数据至指定的所述cpld芯片，指定的所述cpld芯片记录接收到的数据为差分测试结果。
5.根据权利要求1所述的无jtag串接测试电路板的dimm插槽测试系统，其中，所述cpu依据jtag信号格式的测试信号生成测试数据为输入输出测试数据，所述cpu通过所述输入输出引脚传输所述输入输出测试数据至指定的所述cpld芯片，指定的所述cpld芯片记录接收到的数据为输入输出测试结果。
6.一种无jtag串接测...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。