本发明专利技术提供一种速率连续可变高速并行成型滤波方法和装置，将待调制数据进行4倍插值得到插值数据，将插值数据进行成型滤波得到成型滤波后数据，然后同时按顺序写入并行FIFO中，数字NCO在采样率Fs下产生符号速率4Rs的并行码钟，以并行码钟读取并行FIFO中的数据得到插值滤波输入数据，以并行码钟做相位累加得到相位累加控制字，根据相位累加控制字查找插值滤波器系数并对插值滤波输入数据做滤波处理得到连续输出数据。本发明专利技术在率先对任意符号速率Rs下的信号做4倍成型滤波，然后再对成型后的4Rs数据做插值滤波，得到4.8G采样率下的连续输出信号，能够大幅度抑制旁瓣频谱，提升高速调制信号输出质量，改善高速调制信号输出的EVM指标，适用于高速信号通信领域。
【技术实现步骤摘要】
本专利技术涉及数字信息的传输，具体涉及一种速率连续可变高速并行成型滤波方法和装置。
技术介绍
1、随着通信技术的高速发展，通信终端数量大幅增加，终端设备具备的通信能力也随之提升，对通信信号质量及信号速率的需求也大大增加。传统设计通过采用成型滤波可有效消除码间干扰，提升信号质量，采用多路并行处理提升信号速率。但由于成型滤波器对信号采样率和信号码率有严格的倍数关系，且无法实现速率连续可变，灵活性差，无法满足大量通信场景对不同信号速率的需求。
2、公开号为cn114124034a的中国专利公开了一种基于fpga的高速并行插值滤波器设计，该设计并行路数为6，并且将信号上采样后经fft操作到频域进行滤波，之后再经过ifft操作将信号变回时域进行重采样。此设计并行度低，且将信号进行fft后滤波在进行ifft的过程流程复杂，资源利用率低，未说明是否能实现任意速率可变及最高采样速率。
3、公开号为cn104539262b的中国专利中公开了一种连续可变速率的数字成型滤波处理方法，该方法采用串行的方式对信号进行了成型滤波处理，适用于速率较低的通信场景，已无法满足现海量卫星对高速信号的需求。
4、论文(张玉茹，2.5g采样率任意波形信号源的研究与实现[d]，西安电子科技大学，2016)采用基于fpga多路并行的设计发方法，通过内插fir多相滤波的方式实现了2.5g采样率的任意波形发生器，未具体说明如何实现连续可变速率下的信号滤波。
5、因此，需要一种可实现速率连续可变的滤波方法及装置。
技术实现思路
1、本专利技术是为了解决滤波的连续性问题，提供一种速率连续可变高速并行成型滤波方法和装置，首先对任意符号速率rs下的信号做4倍成型滤波，然后再对成型后的4rs数据做插值滤波，得到4.8g采样率下的连续输出信号，能够大幅度抑制旁瓣频谱，提升高速调制信号输出速率和质量，改善高速调制信号输出的evm指标，符号速率灵活可变，适用于高速信号通信领域，可广泛适用于各种卫星通信场景。
2、本专利技术提供一种速率连续可变高速并行成型滤波方法，包括以下步骤：
3、s1、根据待调制数据的符号速率rs产生待调制数据；
4、s2、将待调制数据进行4倍插值得到插值数据x1(n)，插值数据x1(n)的符号速率为4rs，4倍插值的方法为在每一个rs的符号后插入3个0以便将1个符号扩展为4个符号；
5、s3、将插值数据x1(n)进行成型滤波得到成型滤波后数据x2(n)，x2(n)＝x1(n)*h1(n)；
6、其中，h1(n)为成型滤波系数；
7、s4、将成型后数据x2(n)同时按顺序写入并行fifo中，并行fifo的路数为n；
8、s5：数字nco在采样率fs下产生符号速率4rs的并行码钟clk_4rs；
9、s6、以并行码钟clk_4rs读取并行fifo中的数据得到插值滤波输入数据x3t(n)；
10、s7、以并行码钟clk_4rs做相位累加得到相位累加控制字frq_sumt(ni)；
11、s8、根据相位累加控制字frq_sumt(ni)在rom中查找插值滤波器系数ht(n)；
12、s9、以差值滤波器系数ht(n)对插值滤波输入数据x3t(n)做滤波处理得到fs采样率下的连续输出数据x4t(n)，x4t(n)＝x3t(n)*ht(n)，一种速率连续可变高速并行成型滤波方法完成。
13、本专利技术所述的一种速率连续可变高速并行成型滤波方法，作为优选方式，步骤s4中，m为成型后数据x2(n)以4rs速率在时间轴的第m个符号；m写入第ni个fifo中。
14、本专利技术所述的一种速率连续可变高速并行成型滤波方法，作为优选方式，ni＝mod(m,n)；
15、ni＝0,1,2,3,l,n-1。
16、本专利技术所述的一种速率连续可变高速并行成型滤波方法，作为优选方式，步骤s5中，
17、frq_sumt(ni)＝frq_sumt-1(n)+ni·frq_wd
18、
19、其中，t为当前时刻，t-1为上一时刻，frq_sumt(ni)为第ni路并行fifo的累加结果，frq_sumt-1(n)为上一时刻n路的累加结果，frq_wd为频率控制字，232表示控制字精度为32位。
20、本专利技术所述的一种速率连续可变高速并行成型滤波方法，作为优选方式，步骤s5中，n路并行进行4rs的频率控制字累加，其中第一路累加1倍控制字，第ni路累加ni倍控制字，若累加结果与上一路相比最高位产生了进位，则此路产生相应码钟。
21、本专利技术所述的一种速率连续可变高速并行成型滤波方法，作为优选方式，步骤s6中，当并行码钟clk_4rs共产生了k次进位，进位的位置分别在第n1,n2,l,nk路时，依顺序从k个fifo里读出k个成型后数据x2(n)数据，并在第n1,n2,l,nk位置上进行更新，未达到更新位置时的值保持不变，得到插值滤波输入数据x3t(n)；其中，nk≤n。
22、本专利技术所述的一种速率连续可变高速并行成型滤波方法，作为优选方式，步骤s7中，
23、frq_sumt(ni)＝frq_sumt-1(n)+ni·frq_wd
24、
25、其中，t为当前时刻，t-1为上一时刻，frq_sumt(ni)为第ni路并行fifo的累加结果，frq_sumt-1(n)为上一时刻n路的累加结果，frq_wd为频率控制字，232表示控制字精度为32位。
26、本专利技术所述的一种速率连续可变高速并行成型滤波方法，作为优选方式，步骤s8中，将插值滤波器系数写入rom；
27、将相位累加字frq_sumt(ni)的高a位截出得到相应的查找地址addrt(n)，a为整数，1≤a≤32，查找地址addrt(n)的取值范围为0～2a-1；根据查找地址addrt(n)从rom表中读出每一路相应的一组滤波器系数ht(n)，插值滤波器系数ht(n)的数量为2a组。
28、本专利技术所述的一种速率连续可变高速并行成型滤波方法，作为优选方式，a为7，查找地址addrt(n)的取值范围为0～127，插值滤波器系数ht(n)的数量为128组。
29、本专利技术提供一种速率连续可变高速并行成型滤波装置，速率连续可变高速并行成型滤波装置执行上述任意一项的速率连续可变高速并行成型滤波方法。
30、本方法包括：通过对任意符号速率rs的信号内插到4rs的速率；对4rs速率的符号数据做4倍成型滤波，得到符号速率仍为4rs的成型滤波后的信号；将成型滤波后的4rs信号按先后顺序并行写入n个fifo中里；根据4rs符号速率的nco控制字在4.8g采样率下算出n路的累加控制字及并行n路码钟；根据码钟顺序的去读取n个fifo里的数据，并更新得到新的n路插值滤波器的滤波输入数据；生成2a组插值本文档来自技高网
...
【技术保护点】
1.一种速率连续可变高速并行成型滤波方法，其特征在于：包括以下步骤：
2.根据权利要求1所述的一种速率连续可变高速并行成型滤波方法，其特征在于：步骤S4中，m为所述成型后数据x2(n)以4Rs速率在时间轴的第m个符号；m写入第Ni个FIFO中。
3.根据权利要求2所述的一种速率连续可变高速并行成型滤波方法，其特征在于：Ni＝mod(m,N)；
4.根据权利要求3所述的一种速率连续可变高速并行成型滤波方法，其特征在于：步骤S5中，
5.根据权利要求1所述的一种速率连续可变高速并行成型滤波方法，其特征在于：步骤S5中，N路并行进行4Rs的频率控制字累加，其中第一路累加1倍控制字，第Ni路累加Ni倍控制字，若累加结果与上一路相比最高位产生了进位，则此路产生相应码钟。
6.根据权利要求1所述的一种速率连续可变高速并行成型滤波方法，其特征在于：步骤S6中，当并行码钟Clk_4Rs共产生了k次进位，进位的位置分别在第N1,N2,L,Nk路时，依顺序从k个FIFO里读出k个所述成型后数据x2(n)数据，并在第N1,N2,L,Nk位置上进行更新，未达到更新位置时的值保持不变，得到所述插值滤波输入数据x3t(n)；其中，Nk≤N。
7.根据权利要求1所述的一种速率连续可变高速并行成型滤波方法，其特征在于：步骤S7中，
8.根据权利要求1所述的一种速率连续可变高速并行成型滤波方法，其特征在于：步骤S8中，将插值滤波器系数写入ROM；
9.根据权利要求8所述的一种速率连续可变高速并行成型滤波方法，其特征在于：A为7，所述查找地址addrt(n)的取值范围为0～127，所述插值滤波器系数ht(n)的数量为128组。
10.一种速率连续可变高速并行成型滤波装置，其特征在于：所述速率连续可变高速并行成型滤波装置执行权利要求1～9任意一项所述的速率连续可变高速并行成型滤波方法。
...
【技术特征摘要】
1.一种速率连续可变高速并行成型滤波方法，其特征在于：包括以下步骤：
2.根据权利要求1所述的一种速率连续可变高速并行成型滤波方法，其特征在于：步骤s4中，m为所述成型后数据x2(n)以4rs速率在时间轴的第m个符号；m写入第ni个fifo中。
3.根据权利要求2所述的一种速率连续可变高速并行成型滤波方法，其特征在于：ni＝mod(m,n)；
4.根据权利要求3所述的一种速率连续可变高速并行成型滤波方法，其特征在于：步骤s5中，
5.根据权利要求1所述的一种速率连续可变高速并行成型滤波方法，其特征在于：步骤s5中，n路并行进行4rs的频率控制字累加，其中第一路累加1倍控制字，第ni路累加ni倍控制字，若累加结果与上一路相比最高位产生了进位，则此路产生相应码钟。
6.根据权利要求1所述的一种速率连续可变高速并行成型滤波方法，其特征在于：步骤s6中，当并行码钟clk_4rs共...
【专利技术属性】
技术研发人员：杨成武，王磊，王威，罗霞，许利，李永，刘向楠，
申请(专利权)人：北京遥测技术研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。