【技术实现步骤摘要】
本申请属于开关电源，尤其涉及一种展频时钟发生器、开关电源以及电子设备。
技术介绍
1、dc-dc开关电源广泛应用于各种电子系统中，但产生的电磁干扰往往会影响周围电子系统的工作，例如汽车电子系统的电源芯片的电磁干扰对车内收音机以及通信电子设备等产生干扰。为了减小emi的影响，一种解决方法是通过在高频开关频率点引入扰动，从而使频谱分散，降低emi的强度。常见的频率调制有四种方式：正弦波调制，三角波调制，指数调制，随机信号调制。正弦波调制容易分析和实现，但是不能产生最优的频谱分布；指数调制可以产生平坦的频谱但是在实际中难以实现，随机信号调制通过无规律的信号对系统进行调制，抑制emi的效果优于其余三种周期性信号调制，但是实现难度大；三角波调制在调制后的频谱分布和实现方式难易程度之间取得了较好的折衷。
技术实现思路
1、为了解决上述技术问题，本申请实施例提供了一种展频时钟发生器、开关电源以及电子设备，旨在提供一种三角波调制的振荡器频率信号发生电路。
2、本申请实施例第一方面提供了一种展频时钟发生器，所述展频时钟发生器包括：
3、偏置电路，与偏置信号源连接，用于根据所述偏置信号源提供的电流偏置信号生成内部偏置电流信号和阈值电压信号；
4、电流镜电路，与所述偏置电路连接，用于根据所述内部偏置电流信号生成电流镜信号；
5、阈值电压调节电路，与所述偏置电路连接，用于根据开关控制信号调节所述阈值电压信号的波形；
6、电容电路；
7
8、比较电路，与所述偏置电路和所述电容电路连接，用于将所述阈值电压信号与所述电容电路的第一输出电压和第二输出电压进行比较，并根据比较结果生成第一电压比较信号和第二电压比较信号；
9、锁存器电路，与所述比较电路连接，用于对所述第一电压比较信号和所述第二电压比较信号进行锁存处理生成时钟振荡信号以及所述充放电控制信号；
10、分频电路，与所述锁存器电路连接，用于根据所述时钟振荡信号生成分频信号；
11、逻辑处理电路，与所述分频电路连接，用于根据所述分频信号生成所述开关控制信号输出至所述阈值电压调节电路，以控制所述电容电路的充电电流。
12、在一些实施例中，所述电流镜电路包括：第一pmos管、第二pmos管、第三pmos管、第四pmos管、第一电阻；
13、所述第一pmos管的源极、所述第二pmos管的源极共接于电源端，所述第一pmos管的漏极连接所述第四pmos管的源极，所述第二pmos管的漏极连接所述第三pmos管的源极，所述第一pmos管的栅极、所述第二pmos管的栅极、所述第四pmos管的漏极共接于所述第一电阻的第一端，所述第三pmos管的漏极连接所述充放电控制电路，所述第三pmos管的栅极、所述第四pmos管的栅极、所述第一电阻的第二端共接于所述偏置电路。
14、在一些实施例中，所述偏置电路包括：第一nmos管、第二nmos管，所述第一nmos管的漏极连接所述电流镜电路，所述第一nmos管的栅极、所述第二nmos管的漏极共接于所述偏置信号源，所述第二nmos管的栅极、所述第一nmos管的源极共接于所述比较电路，所述第二nmos管的源极接地。
15、在一些实施例中，所述阈值电压调节电路包括多个调节电阻以及多个开关管，多个所述开关管与多个所述调节电阻对应并联，多个所述调节电阻串联后连接所述偏置电路，多个所述开关管的控制端分别连接所述逻辑处理电路的多个信号输出端。
16、在一些实施例中，所述充放电控制电路包括：第五pmos管、第六pmos管、第三nmos管、第四nmos管；
17、所述第五pmos管的源极连接所述电流镜电路的输出端，所述第五pmos管的漏极、所述第三nmos管的漏极连接所述电容电路的第一电压输出端，所述第三nmos管的源极接地，所述第六pmos管的源极连接所述电流镜电路的输出端，所述第六pmos管的漏极、所述第四nmos管的漏极连接所述电容电路的第二电压输出端，所述第四nmos管的源极接地，所述第五pmos管的栅极、所述第三nmos管的栅极共接于所述锁存器电路的第一充放电信号输出端，所述第六pmos管的栅极、所述第四nmos管的栅极共接于所述锁存器电路的第二充放电信号输出端；所述锁存器电路的第一充放电信号输出端的电平与所述锁存器电路的第二充放电信号输出端的电平相反。
18、在一些实施例中，所述电容电路包括：第一电容、第二电容；
19、所述第一电容的第一端连接所述比较电路的第一输入电压信号端，所述第二电容的第一端连接所述比较电路的第二输入电压信号端，所述第一电容的第二端接地，所述第二电容的第二端接地。
20、在一些实施例中，所述比较电路包括第一比较器、第二比较器；
21、所述第一比较器的正相输入端连接所述第一电容的第一端，所述第二比较器的正相输入端连接所述第二电容的第一端，所述第一比较器的反相输入端与所述第二比较器的反相输入端共接于所述偏置电路。
22、在一些实施例中，所述锁存器电路包括：第一或非门、第二或非门、第一非门、第二非门、第三非门、第四非门；
23、所述第一或非门的第一输入端连接所述比较电路的第一信号输出端连接，所述第二或非门的第一输入端连接所述比较电路的第二信号输出端，所述第一或非门的第二输入端、所述第二或非门的输出端、所述第三非门的输入端共接，所述第一或非门的输出端、所述第一非门的输入端、所述第二或非门的第二输入端共接，所述第一非门的输出端连接所述第二非门的输入端，所述第三非门的输出端、所述第四非门的输入端共接作为所述锁存器电路的第二充放电信号输出端，所述第四非门的输出端作为所述锁存器电路的第一充放电信号输出端，所述第二非门的输出端连接所述分频电路以及时钟振荡信号输出端。
24、本申请实施例第二方面还提供了一种开关电源，包括如上述任一项所述的展频时钟发生器。
25、本申请实施例第三方面还提供了一种电子设备，包括如上述任一项所述的展频时钟发生器。
26、本申请实施例的有益效果：由偏置电路根据电流偏置信号生成内部偏置电流信号和阈值电压信号，充放电控制电路根据充放电控制信号和电流镜信号对电容电路进行充电或者放电控制，比较电路将阈值电压信号与电容电路的第一输出电压和第二输出电压进行比较，并由锁存器电路对比较结果进行锁存处理生成时钟振荡信号以及充放电控制信号，实现对电容电路的输出电压进行调节的目的，逻辑处理电路根据分频电路输出的分频信号生成开关控制信号，控制阈值电压调节电路调节阈值电压信号的波形，从而利用自身的分频信号实现振荡器频率的三角波调制，并且减小偏置电流对输出频率精度的影响。
本文档来自技高网...【技术保护点】
1.一种展频时钟发生器，其特征在于，所述展频时钟发生器包括：
2.如权利要求1所述的展频时钟发生器，其特征在于，所述电流镜电路包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一电阻；
3.如权利要求1所述的展频时钟发生器，其特征在于，所述偏置电路包括：第一NMOS管、第二NMOS管，所述第一NMOS管的漏极连接所述电流镜电路，所述第一NMOS管的栅极、所述第二NMOS管的漏极共接于所述偏置信号源，所述第二NMOS管的栅极、所述第一NMOS管的源极共接于所述比较电路，所述第二NMOS管的源极接地。
4.如权利要求1所述的展频时钟发生器，其特征在于，所述阈值电压调节电路包括多个调节电阻以及多个开关管，多个所述开关管与多个所述调节电阻对应并联，多个所述调节电阻串联后连接所述偏置电路，多个所述开关管的控制端分别连接所述逻辑处理电路的多个信号输出端。
5.如权利要求1所述的展频时钟发生器，其特征在于，所述充放电控制电路包括：第五PMOS管、第六PMOS管、第三NMOS管、第四NMOS管；
6.如权利要求1所
7.如权利要求6所述的展频时钟发生器，其特征在于，所述比较电路包括第一比较器、第二比较器；
8.如权利要求1-7任一项所述的展频时钟发生器，其特征在于，所述锁存器电路包括：第一或非门、第二或非门、第一非门、第二非门、第三非门、第四非门；
9.一种开关电源，其特征在于，包括如权利要求1-8任一项所述的展频时钟发生器。
10.一种电子设备，其特征在于，包括如权利要求1-8任一项所述的展频时钟发生器。
...【技术特征摘要】
1.一种展频时钟发生器，其特征在于，所述展频时钟发生器包括：
2.如权利要求1所述的展频时钟发生器，其特征在于，所述电流镜电路包括：第一pmos管、第二pmos管、第三pmos管、第四pmos管、第一电阻；
3.如权利要求1所述的展频时钟发生器，其特征在于，所述偏置电路包括：第一nmos管、第二nmos管，所述第一nmos管的漏极连接所述电流镜电路，所述第一nmos管的栅极、所述第二nmos管的漏极共接于所述偏置信号源，所述第二nmos管的栅极、所述第一nmos管的源极共接于所述比较电路，所述第二nmos管的源极接地。
4.如权利要求1所述的展频时钟发生器，其特征在于，所述阈值电压调节电路包括多个调节电阻以及多个开关管，多个所述开关管与多个所述调节电阻对应并联，多个所述调节电阻串联后连接所述偏置电路，多个所述开...
【专利技术属性】
技术研发人员：吴飞，游剑，陈柬仲，高千雅，
申请(专利权)人：深圳市微源半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。