【技术实现步骤摘要】
本专利技术涉及半导体锁相环，具体地，涉及一种外部时钟同步和内部时钟双向软切换电路及方法。
技术介绍
1、电源管理芯片广泛应用于便携电子、汽车、照明led、家电等领域，其中，开关电源dc-dc因其高效率，占据主要份额。现代开关电源更加集成化、系统化，经常要与外部的系统控制，如mcu等协同工作；同时也追求高功率，需要多芯片并联。这些复杂的控制要求通常需要在开关电源内集成可同步外部时钟的锁相环pll。
2、如图1所为一款内置pll的开关电源芯片简图。开关电源内置的pll&inter_clk模块负责接收、同步外部系统mcu或主并联芯片master产生的时钟信号；若没有外部时钟信号，则内部自己产生时钟，送到pwm发生器，再通过驱动器，驱动功率mos管，不断地导通、关断，为负载输出恒压或者恒流。
3、传统的pll&inter_clk模块电路如图2所示，clkin引脚用于接收外部时钟输入，clk检测模块检测外部有无时钟信号，产生clk_det信号，比如：高电平代表此时有外部时钟输入，低电平代表此时没有外部时钟输...
【技术保护点】
1.一种外部时钟同步和内部时钟双向软切换电路，其特征在于，设置于PLL&Inter_clk模块上，包括：电压比较器、计数锁存器、开关控制逻辑电路、上电流源I4、下电流源I5、第四开关S4和第五开关S5，所述电压比较器的输出端分别与计数锁存器的输入端、开关控制逻辑电路连接，所述计数锁存器的输出端与电压比较器的使能端连接，所述开关控制逻辑电路的输出端分别与第四开关S4、第五开关S5连接，所述第四开关S4还与上电流源I4连接，所述第五开关S5还与下电流镜I5连接；
2.根据权利要求1所述的一种外部时钟同步和内部时钟双向软切换电路，其特征在于，所述PLL&...
【技术特征摘要】
1.一种外部时钟同步和内部时钟双向软切换电路，其特征在于，设置于pll&inter_clk模块上，包括：电压比较器、计数锁存器、开关控制逻辑电路、上电流源i4、下电流源i5、第四开关s4和第五开关s5，所述电压比较器的输出端分别与计数锁存器的输入端、开关控制逻辑电路连接，所述计数锁存器的输出端与电压比较器的使能端连接，所述开关控制逻辑电路的输出端分别与第四开关s4、第五开关s5连接，所述第四开关s4还与上电流源i4连接，所述第五开关s5还与下电流镜i5连接；
2.根据权利要求1所述的一种外部时钟同步和内部时钟双向软切换电路，其特征在于，所述pll&inter_clk模块包括：clk检测模块、鉴频鉴相器pfd、第一开关s1、第二开关s2、第一偏置电流ia、第二偏置电流ib、电容低通滤波器lpf、压控振荡器vco，所述clk检测模块的clkin引脚用于接收外部时钟输入，所述clk检测模块的输出端与鉴频鉴相器pfd的第一输入端连接，所述鉴频鉴相器pfd的第一输出端与第一开关s1的一端、第一偏置电流ia的输出端串联，所述第一偏置电流ia的输入端与工作电压vdd连接，所述鉴频鉴相器pfd的第二输出端与第二开关s2的一端连接，所述第二开关s2的一端还与第一开关s1的另一端、电容低通滤波器lpf、压控振荡器vco的输入端连接，所述第二开关s2的另一端与第二偏置电流ib的输入端连接，所述第二偏置电流ib的输出端接地；所述压控振荡器vco的输出端分别与开关电源dc-dc中的驱动器、鉴频鉴相器pfd的第一输入端连接。
3.根据权利要求2所述的一种外部时钟同步和内部时钟双向软切换电路，其特征在于，所述压控振荡器vco包括：电压控制电流模块gm、第三开关s3、电流型张弛振荡器，所述电压控制电流模块gm的输出端与第三开关s3的一端连接，所述第三开关s3的另一端与电流型张弛振荡器的输入端连接，所述电流型张弛振荡器的输出端分别与开关电源dc-dc中的驱动器、鉴频鉴相器pfd的第一输入端连接。
4.根据权利要求3所述的一种外部时钟同步和内部时钟双向软切换电路，其特征在于，还设有第六开关s6，所述电压比较器的第一输入端分别与第一开关s1的另一端、第二开关s2的一端、电容低通滤波器lpf的输入端、第六开关s6的一端、电压控制电流模块gm的第一输入端、第四开关s4的输入端、第五开关s5的输出端...
【专利技术属性】
技术研发人员：傅剑平，庄华龙，
申请(专利权)人：上海帝迪集成电路设计有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。