System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种一维边缘电接触封装的拓扑超导体结构制造技术_技高网
当前位置: 首页 > 专利查询>南京大学专利>正文

一种一维边缘电接触封装的拓扑超导体结构制造技术

技术编号:41370701 阅读:6 留言:0更新日期:2024-05-20 10:16
本发明专利技术公开了一种一维边缘电接触封装的拓扑超导体结构,结构包括由拓扑超导体构成的电子传输层,所述拓扑超导体置于六角氮化硼之间,构成范德瓦尔斯异质结,所述范德瓦尔斯异质结的下方设置重掺杂硅,所述范德瓦尔斯异质结的顶部设置蒸镀金属,所述范德瓦尔斯异质结周围设置金属电极。通过一维电接触成功实现了封装过程与蒸镀过程的完全分离,保证了核心材料层的原始环境,从而提高了栅极调控的效率;由于材料的边缘拓扑性质,一维边缘电接触性能优异,最低接触电阻率达40Ω·μm,极大地降低接触电阻;此类结构适用于2M相WS<subgt;2</subgt;、WSe<subgt;2</subgt;、WTe<subgt;2</subgt;、MoTe<subgt;2</subgt;等多种拓扑超导体,器件制备简单,具有大规模推广应用的前景。

【技术实现步骤摘要】

本专利技术涉及一种拓扑超导体结构,尤其涉及一种一维边缘电接触封装的拓扑超导体结构


技术介绍

1、随着电子器件尺寸的不断减小,电触点所起的作用越来越大,最终占据了整个器件体积和总电阻的主导地位。因此如何制备一个接触性能优异、高效稳定、工作时间持久且不污染核心材料层的电子器件结构是一个巨大的挑战。

2、在传统的拓扑超导体电子器件工艺中,电学接触一般都是通过面接触的方式制备而成的。然而二维拓扑超导材料表面干净,没有悬空键,很难与金属形成强共价键,因此在面接触结构中,顶部可能会存在范德瓦尔斯间隙导致在固有的势垒外会形成一个额外的隧穿势垒,这会显著的降低电子注入效率,增大接触电阻。

3、2014年,哥伦比亚大学的ju li教授首次理论预测了二维1t’相的过渡金属二硫化物内的拓扑非平庸性质。2019年,以1t’结构为基础的2m ws2由中科院上海硅酸盐研究所黄富强教授领导的课题组最先发现和制备。它同时具有拓扑和超导的物理特性,迄今为止,据报道,2m ws2具有许多奇异的物理性质,包括反常量子金属态、自旋轨道宇称耦合超导性和异常高的超电流密度等,并且其被认定为实现容错量子计算机的候选平台,是极具潜力的材料,有望实现广泛的应用。

4、通过实验和理论研究发现,尽管基于面接触方式的拓扑超导体电子器件结构可以正常测量并使用且其接触电阻也比较小,然而在蒸镀过程中核心材料层残留下来的pmma凝胶颗粒无法去除干净,导致材料与金属电极之间有一层范德瓦尔斯间隙,会形成额外的势垒;而且这层残留颗粒会破坏整体器件的厚度均一性,很大程度上影响了核心材料电子传输层对顶层栅极的响应;另外这些颗粒会作为杂质散射在电子传输层传输的电子,降低载流子迁移率,影响拓扑超导体材料的固有电输运性质。


技术实现思路

1、专利技术目的:本专利技术的目的是提供了一种能降低接触电阻、适用于多种拓扑超导体、提高结构的载流子浓度和迁移率的一维边缘电接触封装的拓扑超导体结构。

2、技术方案:本专利技术所述一维边缘电接触封装的拓扑超导体结构包括由拓扑超导体构成的电子传输层,所述拓扑超导体置于六角氮化硼之间,构成范德瓦尔斯异质结,所述范德瓦尔斯异质结的下方设置重掺杂硅,所述范德瓦尔斯异质结的顶部设置蒸镀金属,所述范德瓦尔斯异质结周围设置金属电极。

3、进一步地,所述拓扑超导体包括2m相ws2、wse2、wte2、mote2。

4、进一步地,所述范德瓦尔斯异质结两侧通过等离子体刻蚀露出的一维边缘与所述金属电极相连通。

5、进一步地,所述金属电极采用由70纳米厚的铬/钯/金层。

6、进一步地,所述金属电极通过一维电接触技术搭载在范德瓦尔斯异质结两侧。

7、进一步地,所述一维电接触技术包括刻蚀和热蒸镀。

8、进一步地,所述范德瓦尔斯异质结的底部与所述重掺杂硅之间设置绝缘衬底。

9、进一步地,所述绝缘衬底的材质为sio2,厚度为几十到几百纳米。

10、进一步地,所述拓扑超导体的宽为1.5微米到2微米,长为6微米到10微米,厚度为2纳米到10纳米。

11、进一步地,所述重掺杂硅作为背栅,所述蒸镀金属为钛/金金属作为顶栅。

12、有益效果:与现有技术相比,本专利技术具有如下显著优点:(1)有效地提高结构的载流子浓度和迁移率,通过一维电接触成功实现了封装过程与蒸镀过程的完全分离,保证了核心材料层的原始环境,从而提高了栅极调控的效率;(2)极大地降低接触电阻,由于材料的边缘拓扑性质,一维边缘电接触性能优异,最低接触电阻率可达40ω·μm,接近二维材料的极限;(3)适用于多种拓扑超导体,此类结构适用于2m相ws2、wse2、wte2、mote2等,接触性能优异且利于栅极调控,器件制备简单,具有大规模推广应用的前景。

本文档来自技高网...

【技术保护点】

1.一种一维边缘电接触封装的拓扑超导体结构,其特征在于,包括由拓扑超导体(2)构成的电子传输层,所述拓扑超导体(2)置于六角氮化硼(3)之间,构成范德瓦尔斯异质结,所述范德瓦尔斯异质结的下方设置重掺杂硅(6),所述范德瓦尔斯异质结的顶部设置蒸镀金属(4),所述范德瓦尔斯异质结周围设置金属电极(1)。

2.根据权利要求1所述的一维边缘电接触封装的拓扑超导体结构,其特征在于,所述拓扑超导体(2)包括2M相WS2、WSe2、WTe2、MoTe2。

3.根据权利要求1所述的一维边缘电接触封装的拓扑超导体结构,其特征在于,所述范德瓦尔斯异质结两侧通过等离子体刻蚀露出的一维边缘与所述金属电极(1)相连通。

4.根据权利要求1所述的一维边缘电接触封装的拓扑超导体结构,其特征在于,所述金属电极(1)采用由70纳米厚的铬/钯/金层。

5.根据权利要求3或4所述的一维边缘电接触封装的拓扑超导体结构,其特征在于,所述金属电极(1)通过一维电接触技术搭载在范德瓦尔斯异质结两侧。

6.根据权利要求5所述的一维边缘电接触封装的拓扑超导体结构,其特征在于,所述一维电接触技术包括刻蚀和热蒸镀。

7.根据权利要求1所述的一维边缘电接触封装的拓扑超导体结构,其特征在于,所述范德瓦尔斯异质结的底部与所述重掺杂硅(6)之间设置绝缘衬底(5)。

8.根据权利要求7所述的一维边缘电接触封装的拓扑超导体结构,其特征在于,所述绝缘衬底(5)的材质为SiO2,厚度为几十到几百纳米。

9.根据权利要求1所述的一维边缘电接触封装的拓扑超导体结构,其特征在于,所述拓扑超导体(2)的宽为1.5微米到2微米,长为6微米到10微米,厚度为2纳米到10纳米。

10.根据权利要求1所述的一维边缘电接触封装的拓扑超导体结构,其特征在于,所述重掺杂硅(6)作为背栅,所述蒸镀金属(4)为钛/金金属作为顶栅。

...

【技术特征摘要】

1.一种一维边缘电接触封装的拓扑超导体结构,其特征在于,包括由拓扑超导体(2)构成的电子传输层,所述拓扑超导体(2)置于六角氮化硼(3)之间,构成范德瓦尔斯异质结,所述范德瓦尔斯异质结的下方设置重掺杂硅(6),所述范德瓦尔斯异质结的顶部设置蒸镀金属(4),所述范德瓦尔斯异质结周围设置金属电极(1)。

2.根据权利要求1所述的一维边缘电接触封装的拓扑超导体结构,其特征在于,所述拓扑超导体(2)包括2m相ws2、wse2、wte2、mote2。

3.根据权利要求1所述的一维边缘电接触封装的拓扑超导体结构,其特征在于,所述范德瓦尔斯异质结两侧通过等离子体刻蚀露出的一维边缘与所述金属电极(1)相连通。

4.根据权利要求1所述的一维边缘电接触封装的拓扑超导体结构,其特征在于,所述金属电极(1)采用由70纳米厚的铬/钯/金层。

5.根据权利要求3或4所述的一维边缘电接触封装的拓扑超导体结构...

【专利技术属性】
技术研发人员:王雷甘祺康
申请(专利权)人:南京大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1