本发明专利技术涉及一种半导体装置。以包围被施加高电位的感测电阻（９）和形成第一逻辑电路（２６）的高电位逻辑区域（２５）周围的方式，隔着分离区域（３０）形成ＲＥＳＵＲＦ区域（２４）。在ＲＥＳＵＲＦ区域（２４）外侧形成被施加相对接地电位要驱动第二逻辑电路（２２）所需的驱动电压电平的第二逻辑电路区域。在ＲＥＳＵＲＦ区域（２４）中，沿着内周形成场效应晶体管（Ｔ）的漏极电极（１２），且沿着外周形成源极电极（１０）。此外，与感测电阻（９）连接的多晶硅电阻（４）从内周侧向外周侧以螺旋形形成。从而，减少了电路形成的区域的占有面积，实现半导体装置的小型化。
【技术实现步骤摘要】
本专利技术涉及半导体装置，尤其涉及具备用于使感应电动机等工作的驱动控制电路的高耐压元件的半导体装置。
技术介绍
在使感应电动机等的负载工作的控制驱动电路中，作为开关元件串联连接第一 IGBT (Insulated Gate Bipolar Transistor)和第二 IGBT，在第一 IGBT与第二 IGBT的连接 点上连接负载。第一 IGBT与高电压连接，第二 IGBT与接地电压(电位)连接。第一 IGBT 与第二 IGBT交互地导通/截止，在第一 IGBT处于导通的状态下负载上流入电流，在第二 IGBT处于导通的状态下从负载导出电流。 为了交互地使第一 IGBT与第二 IGBT导通/截止，第一 IGBT的栅极与第一逻辑电 路连接，第二 IGBT的栅极与第二逻辑电路连接。第一逻辑电路以连接点的电位为基准而输 出用于使第一 IGBT的栅极导通/截止的信号。第二逻辑电路以接地电位为基准而输出用 于使第二 IGBT的栅极导通/截止的信号。 连接点的电位在高电压电位与接地电位之间变动，因此特别是在第一逻辑电路上 连接了利用场效应晶体管的特性的规定的电平移位电路。该电平移位电路中，场效应晶体 管的漏极与设于第一逻辑电路的感测电阻(sense resistance)连接。此外，该漏极与多晶 硅电阻连接。通过探测流过多晶硅电阻的电流，探测出漏极电压。 基于探测到的漏极电压，对场效应晶体管的栅极施加规定的电压，以使漏极电流 成为大致一定的值。场效应晶体管一旦导通，在感测电阻上有一定的漏极电流流过。如此， 即便连接点的电位变动，与漏极连接的感测电阻的两端上产生一定的电位差，以该电位差 为脉冲电位，第一 IGBT的栅极成为导通/截止。 在这种半导体装置中，感测电阻与第一逻辑电路等形成在半导体衬底中的高耐压电位岛(high withstand voltage potential island)上。在高耐压电位岛中，以包围被施加高电位的第一逻辑电路等的方式形成第一RESURF(REduced SURface Field :降低表面电场)分离区域，对周边区域保持第一 RESURF分离区域的内周侧部分的高电位。 此外，场效应晶体管和多晶硅电阻形成在与高耐压电位岛邻接的高耐压LDMOS (Laterally Diffused Metal Oxide Semiconductor)区域。在高耐压LDM0S区域中，以与感测电阻连接且包围被施加高电位的漏极电极的方式形成第二 RESURF区域。多晶硅电阻在该第二 RESURF区域上从高电位(漏极)侧开始以螺旋(spiral)形形成。 又，在配置在高耐压电位岛和高耐压L匿OS区域周边的第二逻辑电路区域，形成用于探测流过多晶硅电阻的电流的电路或对栅极施加规定电压的栅极驱动电路等。探测流过多晶硅电阻的电流的电路连接在多晶硅电阻的低电位侧。栅极驱动电路与场效应晶体管的栅极连接。此外，作为公开这种半导体装置的一个文献，有日本特开平09-283716号公报。 在上述的半导体装置中，为了以逻辑信号方式检测出在感测电阻两端上产生的电位差，在形成在高耐压电位岛上的第一逻辑电路中，需要使高耐压电位岛的电位相对漏极 电极的电位至少保持该逻辑信号分量的电位差。因此，高耐压电位岛与高耐压LDM0S区域 在半导体衬底中分开形成。 此外，对被施加大致600V左右的电压的高耐压电位岛与周边区域(低电位区域) 进行电气分离的第一RESURF区域，要求大致lOOym左右以上的分离距离(宽度)。而且， 高耐压LDMOS区域中也需要对高耐压LDMOS区域与周边区域进行电气分离的第二 RESURF 区域。
技术实现思路
本专利技术提出了对这种半导体装置的改善方案，其目的是提供一种半导体装置，通过减小半导体衬底中电路所形成的区域的占有面积来实现小型化。 本专利技术的半导体装置具备第一逻辑电路区域、环形区域、分离区域和第二逻辑电 路区域。第一逻辑电路区域形成在第一导电型的半导体衬底的主表面上，包含以第一驱动 电压来驱动并控制规定开关元件的动作的第一逻辑电路和第一电阻，且被施加第一电压作 为偏压(bias)。环形区域在半导体衬底的主表面上形成为环形，以从周向包围第一逻辑电 路区域，包含分别与第一电阻电连接的场效应晶体管和第二电阻。分离区域形成在第一逻 辑电路区域与环形区域之间，将第一逻辑电路区域与环形区域电气分离。第二逻辑电路区 域形成在位于环形区域外侧的半导体衬底的主表面上，包含分别与场效应晶体管和第二电 阻电连接并以第二驱动电压来驱动的第二逻辑电路，被施加比第一电压低的第二电压作为 偏压。 又，基于场效应晶体管导通而漏极电流流过第一电阻时产生的规定电位差，第一 逻辑电路控制开关元件的动作。通过探测流过第二电阻的电流，第二逻辑电路求出为使一 定的电流流过而必须对场效应晶体管的栅极施加的栅极电压，该一定的电流为漏极电流， 将该栅极电压施加在栅极上。对于第二逻辑电路区域，环形区域将被施加第一电压的场效 应晶体管的漏极电气分离。分离区域通过至少第一驱动电压分量对被施加第一电压的场效 应晶体管的漏极与第一逻辑电路区域进行电气分离。 依据本专利技术的半导体装置，包含控制规定开关元件的动作的第一逻辑电路和第一电阻，从周向包围作为偏压被施加第一电压的第一逻辑电路区域的方式隔着分离区域形成环形区域，该环形区域包含分别与第一电阻电连接的场效应晶体管及第二电阻，又，在该环形区域的外侧形成作为偏压被施加比第一电压低的第二电压的第二逻辑电路区域，该第二逻辑电路区域包含分别与场效应晶体管和第二电阻电连接的第二逻辑电路。 由此，包含第一逻辑电路和第一电阻，与作为偏压被施加第一电压的第一逻辑电路区域和包含分别与第一电阻电连接的场效应晶体管及第二电阻的区域分别形成的场合相比，不需要将作为偏压被施加第一电压的第一逻辑电路区域相对作为偏压被施加第二电压的第二逻辑电路区域进行电气分离的区域。其结果，减少了半导体装置的占有面积，从而能够实现小型化。 本专利技术的上述以及其它目的、特征、局面及优点，通过以下参照附图说明的本专利技术 相关的详细说明，当会更加清晰。明各实施方式的半导体装置的等效电路的电路图。 图2是用于说明各实施方式中半导体装置的动作的，表示流过场效应晶体管的漏极电压和漏极电流的栅极电压依存性的曲线图。 图3是本专利技术实施方式1的半导体装置的平面图。 图4是同一实施方式中沿图3所示的剖面线IV-IV的剖视图。 图5是同一实施方式中形成有互补型MOS晶体管的区域的局部剖视图。 图6是表示同一实施方式中耗尽层的扩张方式的剖视图。 图7是比较例的半导体装置的平面图。 图8是沿图7所示的剖面线VIII-VIII的剖视图。 图9是沿图7所示的剖面线IX-IX的剖视图。 图10是本专利技术实施方式2的半导体装置的剖视图。 图11是本专利技术实施方式3的半导体装置的剖视图。 图12是用于说明同一实施方式中半导体装置的动作的局部剖视图。 图13是表示用于说明同一实施方式中半导体装置的动作的寄生电阻位置的电路图。 图14是本专利技术实施方式4的半导体装置的剖视图。 图15是本专利技术实施方式5的半导体装置的剖视图。 图16是本专利技术实施方式6的半导体装置的局部平面图。 图17是同一实施方式中沿图16所示本文档来自技高网...
【技术保护点】
一种半导体装置，其中具备：第一逻辑电路区域，该第一逻辑电路区域形成在第一导电型的半导体衬底的主表面上，并包含以第一驱动电压来驱动并控制规定开关元件的动作的第一逻辑电路和第一电阻，被施加第一电压作为偏压；环形区域，该环形区域在所述半导体衬底的上表面形成为环形，以从周向包围所述第一逻辑电路区域，并包含分别与所述第一电阻电连接的场效应晶体管和第二电阻；分离区域，该分离区域形成在所述第一逻辑电路区域与所述环形区域之间，对所述第一逻辑电路区域与所述环形区域进行电气分离；以及第二逻辑电路区域，该第二逻辑电路区域形成在位于所述环形区域外侧的所述半导体衬底的主表面上，并包含分别与所述场效应晶体管和所述第二电阻电连接且以第二驱动电压来驱动的第二逻辑电路，被施加比所述第一电压低的第二电压作为偏压，基于所述场效应晶体管导通而漏极电流流过所述第一电阻时产生的规定电位差，所述第一逻辑电路控制所述开关元件的动作，通过探测流过所述第二电阻的电流，所述第二逻辑电路求出为使一定的电流流过而必须对所述场效应晶体管的栅极施加的栅极电压，该一定的电流为所述漏极电流，将所述栅极电压施加在所述栅极上，对于所述第二逻辑电路区域，所述环形区域将被施加所述第一电压的所述场效应晶体管的漏极电气分离，所述分离区域通过至少所述第一驱动电压分量对被施加所述第一电压的所述场效应晶体管的漏极与所述第一逻辑电路区域进行电气分离。...
【技术特征摘要】
JP 2008-12-17 2008-321391一种半导体装置，其中具备第一逻辑电路区域，该第一逻辑电路区域形成在第一导电型的半导体衬底的主表面上，并包含以第一驱动电压来驱动并控制规定开关元件的动作的第一逻辑电路和第一电阻，被施加第一电压作为偏压；环形区域，该环形区域在所述半导体衬底的上表面形成为环形，以从周向包围所述第一逻辑电路区域，并包含分别与所述第一电阻电连接的场效应晶体管和第二电阻；分离区域，该分离区域形成在所述第一逻辑电路区域与所述环形区域之间，对所述第一逻辑电路区域与所述环形区域进行电气分离；以及第二逻辑电路区域，该第二逻辑电路区域形成在位于所述环形区域外侧的所述半导体衬底的主表面上，并包含分别与所述场效应晶体管和所述第二电阻电连接且以第二驱动电压来驱动的第二逻辑电路，被施加比所述第一电压低的第二电压作为偏压，基于所述场效应晶体管导通而漏极电流流过所述第一电阻时产生的规定电位差，所述第一逻辑电路控制所述开关元件的动作，通过探测流过所述第二电阻的电流，所述第二逻辑电路求出为使一定的电流流过而必须对所述场效应晶体管的栅极施加的栅极电压，该一定的电流为所述漏极电流，将所述栅极电压施加在所述栅极上，对于所述第二逻辑电路区域，所述环形区域将被施加所述第一电压的所述场效应晶体管的漏极电气分离，所述分离区域通过至少所述第一驱动电压分量对被施加所述第一电压的所述场效应晶体管的漏极与所述第一逻辑电路区域进行电气分离。2. 如权利要求l所述的半导体装置，其中，所述第一逻辑电路区域包含从所述半导体衬底的主表面以规定深度形成的第二导电 型的第一杂质区域，所述环形区域包含从所述半导体衬底的主表面以规定深度形成的第二导电型的第二 杂质区域，所述分离区域由被所述第一杂质区域与所述第二杂质区域所夹持的所述半导体衬底 的第一导电型区域的部分来...
【专利技术属性】
技术研发人员：清水和宏，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。