操作一种例如快闪ＥＥＰＲＯＭ系统的可再编程非易失性存储器系统以在执行主机命令期间在前台执行存储器系统内务处理操作，所述可再编程非易失性存储器的存储器单元分组为可同时擦除的单元的区块，其中所述内务处理操作与所述主机命令的执行无关。一个或一个以上所述内务处理操作与所述主机命令的执行两者均在为执行所述特定命令而建立的时间预算内执行。一个此类命令是将正接收的数据写入到所述存储器。一个此类内务处理操作是调平所述单独区块通过反复擦除和再编程而积聚的损耗。
【技术实现步骤摘要】
本专利技术大体上涉及非易失性快闪存储器系统的操作，且更明确地说，涉及在此类存储器系统中实行例如损耗调平的内务处理操作的技术。本文参考的所有专利、专利申请案、论文和其它出版物为了所有目的而全文以引用的方式并入本文中。
技术介绍
存在很多现今^在使用的商业上成功的非易失性存储器产品，尤其是以小外形尺寸可移除卡或嵌入式模块的形式，其使用形成于一个或一个以上集成电路芯片上的快闪EEPROM (电子可擦除可编程只读存储器)单元阵列。通常但不必须处于单独集成电路芯片上的存储器控制器包含在存储器系统中以与主机介接(所述系统连接到所述主机)，且控制所述卡内的所述存储器阵列的操作。这种控制器通常包括微处理器、某一非易失性只读存储器(ROM)、易失性随机存取存储器(RAM)和一个或一个以上特殊电路，例如在编程和读取数据期间在数据通过控制器时根据数据计算出错误校正码(ECC)的电路。其它存储卡和嵌入式模块不包含此控制器，而是其所连接到的主机包含提供控制器功能的软件。采取卡形式的存储器系统包含与主机外部的插口相配的连接器。另一方面，不希望移除嵌入在主机内的存储器系统。包含控制器的某些市售存储卡在以下商标下出售CompactFlash (CF)、 MultiMedia(MMC)、 Secure Digital (SD)、 MiniSD、 MicroSD和TransFlash。不包含控制器的存储器系统的实例是SmartMedia卡。这些卡全部可从作为本文受让人的SanDisk公司购得。这些卡的每一者均具有与其可移除地连接到的主机装置的特定机械和电接口。另一类小型手持式快闪存储器装置包含通过标准通用串行总线(USB)连接器与主机介接的快闪驱动器。SanDisk公司在其Cruzer商标下提供此类装置。用于卡的主机包含个人计算机、笔记本计算机、个人数字助理(PDA)、各种数据通信装置、数码相机、蜂窝式电话、便携式音频播放器、汽车语音系统和相似类型的设备。快闪驱动器与任何具有USB插口的主机(例如，个人计算机和笔记本计算机) 一起工作。有两种通用存储器单元阵列架构获得了商业应用，NOR与NAND。在典型NOR阵列中，存储器单元连接于沿列方向延伸的相邻位线源极与漏极扩散之间，其中控制栅极连接到沿单元行延伸的字线。存储器单元包括定位于源极与漏极之间的单元沟道区域的至少一部分上方的至少一个存储元件。存储元件上的经过编程的电荷电平因此控制所述单元的操作特征，所述单元随后可通过将适当电压施加到寻址的存储器单元而被读取。第5,070,032、 5,095,344、 5,313,421、 5,315,541、 5,343,063、 5,661,053禾口 6,222,762号美国专利中给出所述单兀的实例、其在存储器系统中的用途及其制造方法。NAND阵列利用两个以上存储器单元(例如16个或32个)的串联串，其连同一个或一个以上选择晶体管一起连接在单独位线与参考电位之间以形成单元列。字线延伸横跨大量这些列内的单元。通过致使串中的剩余单元被较难地开启，在编程期间读取并验证列内的单独单元，以便使流过串的电流视存储于寻址单元中的电荷的电平而定。NAND架构阵列及其作为存储器系统的一部分的操作的实例参阅第5,570,315、 5,774,397、6,046,935、 6,373,746、 6,456,528、 6,522,580、 6,771,536和6,781,877号美国专利。如前述参考专利中所论述的当前快闪EEPROM阵列的电荷存储元件大多数通常为导电浮动栅极，通常山传导掺杂的多晶硅材料形成。可用于快闪EEPROM系统的替代类型的存储器单元利用非传导介电材料替代传导浮动栅极，从而以非易失性方式来存储电荷。由氧化硅、氮化硅和氧化硅形成的三层电介质(ONO)夹于传导控制栅极与存储器单元沟道上方的半导衬底的表面之间。通过将电子从所述单元沟道注入所述氮化物中来编程所述单元，在氮化物中所述电子被捕集并存储于有限区域中，且通过将热空穴注入所述氮化物中来擦除所述单元。Hamri等人的第US 2003/0109093号美国专利申请公开案中描述了使用介电存储元件的若干特定单元结构和阵列。如在大多数全集成电路应用中，快闪EEPROM存储器单元阵列中也存在縮减实施某一集成电路功能所需的硅衬底面积的压力。不断需要增加可存储于硅衬底的给定面积内的数字数据的量，以便增加给定尺寸存储卡和其它类型封装的存储容量，或既增加容量又减小尺、j。 一种增加数据的存储密度的方式是每一存储器单元和/或每一存储单位或元件存储一个以上数据位。这通过将存储元件电荷电平电压范围的窗口划分为两种以上状态而实现。使用四种所述状态允许每一单元存储两个数据位，使用八种状态则每存储元件存储三个数据位，依此类推。第5,043,940和5,172,338号美国专利描述了使用浮动栅极的多状态快闪EEPROM结构及其操作，且前述第US 2003/0109093号美国专利申请公开案屮描述使用介电浮动栅极的结构。多状态存储器单元阵列的选定部分因多种原因也可以第5,930,167和6,456,528号美国专利中所描述的方式在两种状态(二元)下操作。典型快闪EEPROM阵列的存储器单元划分为被一起擦除的离散的单元区块。也就是说，所述区块是擦除单位，即可同时擦除的最小数目的单元。每一区块通常存储一个或一个以上页的数据，所述页是编程和读取的最小单位，但可在不同子阵列或平面中并行编程或读取一个以上页。每一页通常存储一个或一个以上扇区的数据，所述扇区的尺寸通过主机系统界定。实例扇区包括512字节的用户数据(遵循与磁盘驱动器建立的标准)，加上某一数目的字节的关于所述用户数据和/或存储用户数据的区块的额外开销信息。所述存储器在每一区块内通常配置有16、 32或更多页，且每一页存储一个或仅少数几个主机扇区的数据。为了在将用户数据编程到存储器阵列中和从其中读取用户数据期间提高并行程度，通常将阵列划分为多个子阵列(一般称作平面)，其含有其自身的数据寄存器和其它电路以允许并行操作，以便可同时将数据扇区编程到若干或所有平面的每一者中或从若干或所有平面的每一者读取数据扇区。单一集成电路上的阵列可物理划分为平面，或每一平面可由单独的一个或一个以上集成电路芯片形成。第5,798,968和5,890,192号美国专利中描述了所述存储器实施方案的实例。为了进一步有效地管理存储器，可将区块链接在一起以形成虚拟区块或元区块(metablock)。也就是说，将每 一 元区块界定成包括来自每 一 平面的 一 个区块。第6,763,424号美国专利中描述了所述元区块的用途。通过从逻辑区块地址进行转译，将元区块的物理地址建立为编程和读取数据的目的地。类似地，元区块的所有区块被一起擦除。与此种大区块和/或元区块一起操作的存储器系统中的控制器执行许多功能，包括从主机接收的逻辑区块地址(LBA)与存储器单元阵列内的物理区块编号(PBN)之间的转译。区块内的各个页通常通过区块地址内的偏移来识别。地址转译通常涉及使用逻辑区块编号(LBN)和逻辑页的中间项。通常操作具有保持于已擦除区块集区中的某些额外区块的大区块或元区块系统。当少于区块的容量的一个或一个以上数据页正被更新本文档来自技高网...
【技术保护点】
一种操作可擦除且可再编程的非易失性存储器单元的系统的方法，所述存储器单元组织成多个由若干可同时擦除的存储器单元构成的物理区块，且其中将逻辑群组地址内的数据映射到所述物理区块中，所述方法包括响应于接收将数据写入到所述逻辑群组中一者的命令和所述待写入的数据： 确定是否将所述逻辑群组内的数据映射到所述物理区块中的一者以上， 确定所述多个区块的两者之间是否存在待决的损耗调平交换，以及 （ａ）如果将所述逻辑群组内的数据映射到所述物理区块中的一者以上， 那么将所述 物理区块中的所述一者以上的数据合并到单一区块中，以及 将所述接收的数据写入到与所述逻辑群组相关联的更新区块，或 （ｂ）如果不将所述逻辑群组内的数据映射到所述物理区块中的一者以上但存在待决的损耗调平交换， 那么在所述物理区块 的所述两者之间执行损耗调平交换，以及 将所述接收的数据写入到与所述逻辑群组相关联的更新区块。
【技术特征摘要】
US 2005-1-20 11/040,325;US 2005-12-19 11/312,9851.一种操作可擦除且可再编程的非易失性存储器单元的系统的方法，所述存储器单元组织成多个由若干可同时擦除的存储器单元构成的物理区块，且其中将逻辑群组地址内的数据映射到所述物理区块中，所述方法包括响应于接收将数据写入到所述逻辑群组中一者的命令和所述待写入的数据确定是否将所述逻辑群组内的数据映射到所述物理区块中的一者以上，确定所述多个区块的两者之间是否存在待决的损耗调平交换，以及(a)如果将所述逻辑群组内的数据映射到所述物理区块中的一者以上，那么将所述物理区块中的所述一者以上的数据合并到单一区块中，以及将所述接收的数据写入到与所述逻辑群组相关联的更新区块，或(b)如果不将所述逻辑群组内的数据映射到所述物理区块中的一者以上但存在待决的损耗调平交换，那么在所述物理区块的所述两者之间执行损耗调平交换，以及将所述接收的数据写入到与所述逻辑群组相关联的更新区块。2. —种操作可擦除目-可再编程的非易失性存储器单元的系统的方法，所述存储器单元 组织成多个由若干可同时擦除的存储器单元构成的物理区块，且其中将映射到所述 物理区块的一者的逻辑群组地址内的传入数据编程到逻辑上链接到所述一个区块 的更新物理区块中，所述方法包括响应于接收写入命令和待写入的数据确定...
【专利技术属性】
技术研发人员：艾伦戴维贝内特，瑟吉阿纳托利耶维奇戈罗别茨，安德鲁汤姆林，查尔斯施罗特，
申请(专利权)人：桑迪士克股份有限公司，
类型：发明
国别省市：US[]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。