【技术实现步骤摘要】
本专利技术涉及集成电路设计领域，特别是涉及一种电源钳位电路与方法。
技术介绍
1、一般地，半导体芯片都需要做静电防护。半导体芯片静电防护的原理是在芯片上设计一个静电释放通路，使得在有静电积累时，静电电荷可以快速释放掉，从而保护芯片上其他器件不被静电电压击穿。请参考图1，芯片级静电防护需要在任意两个管脚之间连接一条静电释放通路，每一个i/o管脚到电源和地之间都有一个二极管(d1～d4)，电源和地之间有一个电压钳位电路(power clamp)，当在电源(power)上有静电积累而导致电源节点上的电压升高时，电源钳位电路迅速将静电电荷释放到地(gnd)，从而使得电源节点上的电压被限制在一个较低的阈值电压范围，以保护芯片上其他器件不会被该静电电荷带来的高电压所击穿。
2、图2所示为一个传统的rc esd电源钳位(power clamp)电路。此电路通过电阻r1、电容c1来检测电源(power)上电压的变化。当因静电而使电源节点上的电压迅速上升时，由于电容c1的存在，短时间内a点电压保持为低，由pmos管m1和nmos管m2组成的反相器输出高电平，使得nmos管m0导通，电源节点上的静电电荷被m0迅速释放到地(gnd)，从而限制了电源节点电压的进一步升高。但传统的rc esd电源钳位(power clamp)电路无法在高压下直接使用，例如电源电压为5v时，无法使用cmos工艺中耐压为2.5v或3.3v的mos器件。
技术实现思路
1、本专利技术的目的在于提供一种电源钳位电路与方
2、本专利技术提供一种电源钳位电路，包括：分压电路、检测电路、驱动电路和静电释放电路；
3、所述分压电路对电源电压进行分压后输入至所述检测电路；
4、所述检测电路检测所述电源电压上是否有静电积累；
5、所述驱动电路中包括至少两个反相器；当所述电源电压上存在静电积累时，所述检测电路控制所述反相器同时输出高电平至所述静电释放电路进行静电释放，当电源电压上未存在静电积累时，控制至少一个所述反相器输出低电平至所述静电释放电路以关闭所述静电释放电路。
6、进一步的，所述分压电路包括：第一电阻、第二电阻和两组级联的pmos管；
7、电源电压依次通过第一电阻和第一组级联的pmos管分压后得到第一电压，所述第一电压输入至所述检测电路；
8、所述第一组级联的pmos管通过第二电阻和第二组级联的pmos管接地。
9、进一步的，所述第一电压值小于等于2.5v。
10、进一步的，所述检测电路包括：第三电阻、第四电阻、第一电容、第二电容；
11、所述分压电路的输出端连接在所述第一电容与所述第四电阻之间；
12、所述第三电阻的一端连接电源电压，另一端与所述第一电容的一端相连；所述第一电容的另一端与所述第四电阻的一端相连，所述第四电阻的另一端与所述第二电容的一端相连，所述第二电容的另一端接地。
13、进一步的，所述驱动电路包括：第一反相器和第二反相器；
14、所述第一反相器包括第一nmos管和第一pmos管，所述第一pmos管的源极接电源电压，所述第一pmos管的栅极与所述第一nmos管的栅极连接在所述第三电阻以及所述第一电容之间，所述第一pmos管的漏极与所述第一nmos管的漏极相连；所述第一nmos管的源极连接在所述第一电容和所述第四电阻之间，并与所述第二反相器相连；
15、所述第二反相器包括第二nmos管和第二pmos管，所述第二pmos管的栅极与所述第二nmos管的栅极连接在所述第四电阻以及所述第二电容之间，所述第二pmos管的漏极与所述第二nmos管的漏极相连；所述第二nmos管的源极接地。
16、进一步的，所述检测电路还包括：第三电容；
17、所述第三电容的一端连接在所述第一电容与所述第一nmos管的源极之间，另一端连接在所述第二电容与所述第二pmos管的栅极之间。
18、进一步的，所述静电释放电路包括：第三nmos管和第四nmos管；
19、所述第三nmos管的漏极与电源电压相连，栅极连接在第一反相器的输出端，源极与所述第四nmos管的漏极相连；
20、所述第四nmos管的栅极连接在第二反相器的输出端，源极接地。
21、进一步的，所述静电释放电路还包括：第四电容，所述第四电容的一端连接在所述第一nmos管与第二pmos管之间，另一端连接在所述第一反相器的输出端与所述第三nmos管的栅极之间。
22、进一步的，使用电阻代替所述第三nmos管和所述第四nmos管。
23、本专利技术还提供一种电源钳位方法，采用上述的电源钳位电路。
24、相比于现有技术，本专利技术至少具有以下技术效果：
25、本专利技术通过将电源电压分压后输入至检测电路，分压后的第一电压小于等于mos器件的耐压值，使得检测电路和驱动电路中mos器件接收到的电压值均小于自身的耐压值。检测电路用以检测电源电压上是否有静电积累；当所述电源电压上存在静电积累时，所述检测电路控制所述反相器同时输出高电平至所述静电释放电路进行静电释放，当电源电压上未存在静电积累时，控制至少一个所述反相器输出低电平至所述静电释放电路以关闭所述静电释放电路，从而实现电路的静电保护。
本文档来自技高网...【技术保护点】
1.一种电源钳位电路，其特征在于，包括：分压电路、检测电路、驱动电路和静电释放电路；
2.如权利要求1所述的电源钳位电路，其特征在于，所述分压电路包括：第一电阻、第二电阻和两组级联的PMOS管；
3.如权利要求2所述的电源钳位电路，其特征在于，所述第一电压值小于等于2.5V。
4.如权利要求1所述的电源钳位电路，其特征在于，所述检测电路包括：第三电阻、第四电阻、第一电容、第二电容；
5.如权利要求4所述的电源钳位电路，其特征在于，所述驱动电路包括：第一反相器和第二反相器；
6.如权利要求5所述的电源钳位电路，其特征在于，所述检测电路还包括：第三电容；
7.如权利要求5所述的电源钳位电路，其特征在于，所述静电释放电路包括：第三NMOS管和第四NMOS管；
8.如权利要求7所述的电源钳位电路，其特征在于，所述静电释放电路还包括：第四电容；
9.如权利要求7所述的电源钳位电路，其特征在于，使用电阻代替所述第三NMOS管和所述第四NMOS管。
10.一种电源钳位方法，其特征在于，采
...【技术特征摘要】
1.一种电源钳位电路，其特征在于，包括：分压电路、检测电路、驱动电路和静电释放电路；
2.如权利要求1所述的电源钳位电路，其特征在于，所述分压电路包括：第一电阻、第二电阻和两组级联的pmos管；
3.如权利要求2所述的电源钳位电路，其特征在于，所述第一电压值小于等于2.5v。
4.如权利要求1所述的电源钳位电路，其特征在于，所述检测电路包括：第三电阻、第四电阻、第一电容、第二电容；
5.如权利要求4所述的电源钳位电路，其特征在于，所述驱动电路包括：第一反相器和第二反相...
【专利技术属性】
技术研发人员：盛怀茂，
申请(专利权)人：芯朴科技上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。