System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及集成电路设计领域,特别是涉及一种低漏电电源开关、控制方法及射频前端模组。
技术介绍
1、请参考图1,射频前端模块(rffe)一般需要三个独立的工作电压,一个是mipi接口和数字模块的工作电压vio,也即为低压逻辑控制模块(1.8vcontrol logic)的工作电压,一般为1.8v或1.2v,一个是模拟电路的工作电压vbat,也即为高压模拟电路(5v tolerantanalog circuit)的工作电压,一般为3~5v,另一个是射频功率放大器的工作电压vcc,工作电压一般也是3~5v。vbat一般是直接来自于移动设备的电池供电。通常用低压逻辑电路来控制高压模拟电路,并且高压模拟电路的供电直接来自于电池,需要确保射频前端在不工作状态下的漏电电流要极低,以保证有足够长的待机时间。另外,因为高压模拟电路由电池供电,即使在低压逻辑电路的电源掉电,即低压逻辑电路不工作的情况下,也需要保证高压模拟电路漏电电流极低。
2、射频前端中模拟电路部分一般用cmos工艺实现,cmos工艺中的高压器件一般为2.5v或3.3v的io器件。如果采用传统的电路结构,以图2所示的电平转换电路为例,不论是2.5v或者3.3v的io器件都不可以在工作电压为5v的情况下直接使用,这将导致器件耐压不够而被击穿。
3、在只有2.5v或3.3v的io器件作为高压器件,且在工作电压为5v的情况下,电路设计一般采用级联(cascode)结构,如图3(a)所示。vddh表示5v的工作电压。vbp和vbn作为保护管m2和m1的偏置电压,
技术实现思路
1、本专利技术的目的在于提供一种低漏电电源开关、控制方法及射频前端模组,减小在射频前端处于睡眠模式时的漏电电流。
2、本专利技术提供一种低漏电电源开关,包括:逻辑控制模块、电平转换模块和开关模块;
3、所述电平转换模块用于为所述开关模块提供控制电压;
4、所述逻辑控制模块控制所述电平转换模块提供不同的控制电压,根据所述控制电压控制所述开关模块开启或关闭;
5、当所述开关模块开启时,所述开关模块输出供电电压。
6、进一步的,所述逻辑控制模块包括:第一反相器、第二反相器、第一nmos管和第二nmos管;
7、第一工作电压分别输入至所述第一反相器和所述第二反相器;
8、逻辑电平输入至所述第一反相器,所述第一反相器的输出端与所述第二反相器的输入端相连;所述第二nmos管的栅极与所述第二反相器的输出端相连,所述第一nmos管的栅极与所述第一反相器的输出端相连,所述第一nmos管和所述第二nmos管的源极均接地,所述第一nmos管和所述第二nmos管的漏极均与所述电平转换模块相连。
9、进一步的,所述逻辑控制模块还包括:第三nmos管、第一pmos管、第一电阻和第二电阻;
10、所述第一pmos管的栅极与所述第二反相器的输出端相连,源极通过所述第一电阻接第一偏置电压;
11、所述第三nmos管的源极与所述第一反相器的输出端相连,栅极接第一工作电压,漏极与所述第一pmos管的漏极相连,所述第二电阻的一端接在所述第二nmos管的栅极与所述第一pmos管的栅极之间,另一端接地。
12、进一步的,所述电平转换模块包括:第四nmos管、第五nmos管、第二pmos管、第三pmos管、第四pmos管和第五pmos管;
13、所述第二pmos管与所述第三pmos管的源极接第二工作电压,所述第二pmos管的栅极与所述第三pmos管的漏极相连,所述第三pmos管的栅极与所述第二pmos管的漏极相连,所述第二pmos管与所述第三pmos管的漏极还分别连接所述第四pmos管的源极与所述第五pmos管的源极,所述第四pmos管的漏极和所述第五pmos管的漏极分别连接所述第四nmos管的漏极和所述第五nmos管的漏极,所述第四nmos管的源极和所述第五nmos管的源极分别与所述第一nmos管和所述第二nmos管的漏极相连;所述第四pmos管、第五pmos管、第四nmos管和第五nmos管的栅极接第二偏置电压。
14、进一步的,所述开关模块包括:第六pmos管和第七pmos管;
15、所述第六pmos管的源极接所述第二工作电压,栅极与所述第三pmos管的漏极相连,漏极接所述第七pmos管的源极,所述第七pmos管的栅极接所述第二偏置电压,所述第七pmos管的漏极输出供电电压。
16、进一步的,所述供电电压等于第二工作电压,所述第二工作电压大于所述第二偏置电压,所述第二偏置电压大于所述第一工作电压。
17、进一步的,所有nmos管和所有pmos管皆为2.5v或3.3v。
18、进一步的,所述工作电压依次通过第三电阻和多个级联的nmos管后产生第二偏置电压,所述第二偏置电压通过第四电阻分压后产生第一偏置电压,所述第四电阻通过多个级联的nmos管后接地。
19、本专利技术还提供一种低漏电电源开关控制方法,采用上述的低漏电电源开关,所述方法包括:
20、当逻辑电平信号为高时,所述逻辑控制模块控制所述电平转换模块输出第一控制信号,所述第一控制信号控制所述开关模块开启,并输出供电电压;
21、当逻辑电平信号为低时,所述逻辑控制模块控制所述电平转换模块输出第一控制信号,所述第一控制信号控制所述开关模块关闭。
22、进一步的,本专利技术还提供一种射频前端模组,所述射频前端模组包括:低压逻辑控制模块、低漏电电源开关、高压模拟电路;
23、所述低压逻辑控制模块为所述低漏电电源开关提供逻辑电平,所述低漏电电源开关为所述高压模拟电路提供供电电压。
24、相比于现有技术,本专利技术至少具有以下技术效果:
25、本专利技术提供包括低漏电电源开关包括逻辑控制模块、电平转换模块和开关模块;电平转换模块用于为开关模块提供控制电压;逻辑控制模块控制电平转换模块提供不同的控制电压,根据控制电压控制开关模块开启或关闭;当开关模块开启时,开关模块输出供电电压,供电电压可直接作为其他模拟电路的电源输入端,解决了其他模拟电路自身的漏电问题,当射频前端休眠时,此低漏电电源开关关闭,减少了低漏电电源开关和其他模拟电路的漏电。
26、进一步的,本专利技术的逻辑控制模块内还包括由第一nmos管、第一pmos管、第一电阻和第二电阻构成的保护电路,在低压逻辑电路掉电的情况下,该电路依然保持极低的漏电电流。
本文档来自技高网...【技术保护点】
1.一种低漏电电源开关,其特征在于,包括:逻辑控制模块、电平转换模块和开关模块;
2.如权利要求1所述的低漏电电源开关,其特征在于,所述逻辑控制模块包括:第一反相器、第二反相器、第一NMOS管和第二NMOS管;
3.如权利要求2所述的低漏电电源开关,其特征在于,所述逻辑控制模块还包括:第三NMOS管、第一PMOS管、第一电阻和第二电阻;
4.如权利要求3所述的低漏电电源开关,其特征在于,所述电平转换模块包括:第四NMOS管、第五NMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管;
5.如权利要求4所述的低漏电电源开关,其特征在于,所述开关模块包括:第六PMOS管和第七PMOS管;
6.如权利要求5所述的低漏电电源开关,其特征在于,所述供电电压等于第二工作电压,所述第二工作电压大于所述第二偏置电压,所述第二偏置电压大于所述第一工作电压。
7.如权利要求6所述的低漏电电源开关,其特征在于,所有NMOS管和所有PMOS管皆为2.5V或3.3V。
8.如权利要求6所述的低漏电电源开
9.一种低漏电电源开关控制方法,采用如权利要求1-8中任一项所述的低漏电电源开关,其特征在于,所述方法包括:
10.一种射频前端模组,其特征在于,所述射频前端模组包括:低压逻辑控制模块、低漏电电源开关、高压模拟电路;
...【技术特征摘要】
1.一种低漏电电源开关,其特征在于,包括:逻辑控制模块、电平转换模块和开关模块;
2.如权利要求1所述的低漏电电源开关,其特征在于,所述逻辑控制模块包括:第一反相器、第二反相器、第一nmos管和第二nmos管;
3.如权利要求2所述的低漏电电源开关,其特征在于,所述逻辑控制模块还包括:第三nmos管、第一pmos管、第一电阻和第二电阻;
4.如权利要求3所述的低漏电电源开关,其特征在于,所述电平转换模块包括:第四nmos管、第五nmos管、第二pmos管、第三pmos管、第四pmos管和第五pmos管;
5.如权利要求4所述的低漏电电源开关,其特征在于,所述开关模块包括:第六pmos管和第七pmos管;
【专利技术属性】
技术研发人员:盛怀茂,
申请(专利权)人:芯朴科技上海有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。