【技术实现步骤摘要】
本专利技术涉及逻辑综合优化搜索，具体地，涉及一种面向时序优化的版图驱动逻辑综合优化搜索方法和系统。
技术介绍
1、当前集成电路设计的逻辑综合阶段的时序估算大部分基于查找表的方法，不具备后端版图中互连线的时序感知，本专利技术通过利用机器学习方法在逻辑综合的搜索过程中对当前电路的物理时序进行预测，将物理时序视角引入到了前段逻辑综合中。与本专利技术接近的技术如下：
2、申请号为cn202111130658.0的中国专利，公开了一种基于yosys实现求和运算的fpga逻辑综合方法及装置，但是该方案主要针对逻辑综合中的逻辑优化，与物理时序优化无关。
3、申请号为cn201911005612.9的中国专利，公开了一种基于非易失器件的通用逻辑综合方法及装置，可以对任何非易失基本逻辑实现方案进行逻辑综合，在逻辑实现层面考虑物理内存限制及延时、能效优化，并进一步对逻辑综合工具的运行时间进行加速优化。但是该方案主要针对非易失器件，与传统的基于cmos晶体管的集成电路逻辑综合方法无关。
4、申请号为cn202310272901.5的中国专利，公开了一种逻辑综合时序的尺寸调整方法、装置、存储介质及电子设备，考虑多种约束条件的情况下利用优化的方法最小化时延，有效降低网络的成本，但是该方法提出的方法主要针对逻辑综合网络中的子网络的尺寸进行调节，偏向于逻辑优化，与本专利技术提出的逻辑综合流程无关。
5、申请号为cn201911105850.7的中国专利，公开了一种以逻辑综合结果为导向的层级结构优化方法及装置、系
6、2015年发表于设计自动化会议以下论文提出了物理感知的高层次逻辑综合方法，提出了在逻辑综合阶段针对布线拥塞进行优化的方法，相比该方法，本专利技术提出的技术针对的是传统逻辑综合，并非高层次逻辑综合，另外，本专利技术所针对的优化目标为时序优化，而非拥塞优化。
技术实现思路
1、针对现有技术中的缺陷，本专利技术的目的是提供一种面向时序优化的版图驱动逻辑综合优化搜索方法和系统。
2、根据本专利技术提供的面向时序优化的版图驱动逻辑综合优化搜索方法，包括：
3、步骤1：进行逻辑综合优化搜索时，根据所选择的搜索算法选取下一步的候选状态节点；
4、步骤2：使用基于自然语言处理的时序预测模型预测所有候选状态的时序值；
5、步骤3：将所预测的候选状态的时序值作为信息值t(n)，在每步搜索过程中，根据所选择的搜索算法，选取具有最小t(n)值的节点进行扩展；
6、步骤4：经过预设的搜索层数后，返回最佳搜索状态节点。
7、优选地，利用a*算法在图或网络中找到最短路径，通过维护两个值g(n)和h(n)，从而计算节点的总代价：f(n)＝g(n)+h(n)，其中，g(n)为从起始节点到当前节点n的实际代价，h(n)为从当前节点n到目标节点的估计代价。
8、优选地，时序预测模型包括两部分，第一部分是将整个逻辑路径嵌入到低维空间中，时序路径被视为一系列单词，每个单词表示一个门，进而将每条时序路径嵌入为一维向量；第二部分为多层感知机的神经元网络，用于回归输出。
9、优选地，采用贪心算法，每步搜索过程中都取最佳结果，从而得到具有最小t(n)值的节点进行扩展。
10、优选地，采用随机探索算法，模拟退火以及强化学习，以设定的概率接受更差的结果，以设定的概率选取具有最小t(n)值的节点进行扩展。
11、根据本专利技术提供的面向时序优化的版图驱动逻辑综合优化搜索系统，包括：
12、模块m1：进行逻辑综合优化搜索时，根据所选择的搜索算法选取下一步的候选状态节点；
13、模块m2：使用基于自然语言处理的时序预测模型预测所有候选状态的时序值；
14、模块m3：将所预测的候选状态的时序值作为信息值t(n)，在每步搜索过程中，根据所选择的搜索算法，选取具有最小t(n)值的节点进行扩展；
15、模块m4：经过预设的搜索层数后，返回最佳搜索状态节点。
16、优选地，利用a*算法在图或网络中找到最短路径，通过维护两个值g(n)和h(n)，从而计算节点的总代价：f(n)＝g(n)+h(n)，其中，g(n)为从起始节点到当前节点n的实际代价，h(n)为从当前节点n到目标节点的估计代价。
17、优选地，时序预测模型包括两部分，第一部分是将整个逻辑路径嵌入到低维空间中，时序路径被视为一系列单词，每个单词表示一个门，进而将每条时序路径嵌入为一维向量；第二部分为多层感知机的神经元网络，用于回归输出。
18、优选地，采用贪心算法，每步搜索过程中都取最佳结果，从而得到具有最小t(n)值的节点进行扩展。
19、优选地，采用随机探索算法，模拟退火以及强化学习，以设定的概率接受更差的结果，以设定的概率选取具有最小t(n)值的节点进行扩展。
20、与现有技术相比，本专利技术具有如下的有益效果：
21、本专利技术通过用面向时序优化的版图驱动逻辑综合的技术，基于机器学习进行时序预测并结合搜索算法，解决了逻辑综合流程缺乏物理时序视角的问题，达到了减少大规模数字集成电路设计过程中的前后端迭代次数，并可提升所生成集成电路版图的设计品质的效果。
本文档来自技高网...【技术保护点】
1.一种面向时序优化的版图驱动逻辑综合优化搜索方法，其特征在于，包括：
2.根据权利要求1所述的面向时序优化的版图驱动逻辑综合优化搜索方法，其特征在于，利用A*算法在图或网络中找到最短路径，通过维护两个值g(n)和h(n)，从而计算节点的总代价：f(n)＝g(n)+h(n)，其中，g(n)为从起始节点到当前节点n的实际代价，h(n)为从当前节点n到目标节点的估计代价。
3.根据权利要求1所述的面向时序优化的版图驱动逻辑综合优化搜索方法，其特征在于，时序预测模型包括两部分，第一部分是将整个逻辑路径嵌入到低维空间中，时序路径被视为一系列单词，每个单词表示一个门，进而将每条时序路径嵌入为一维向量；第二部分为多层感知机的神经元网络，用于回归输出。
4.根据权利要求1所述的面向时序优化的版图驱动逻辑综合优化搜索方法，其特征在于，采用贪心算法，每步搜索过程中都取最佳结果，从而得到具有最小T(n)值的节点进行扩展。
5.根据权利要求1所述的面向时序优化的版图驱动逻辑综合优化搜索方法，其特征在于，采用随机探索算法，模拟退火以及强化学习，以设定的概率
6.一种面向时序优化的版图驱动逻辑综合优化搜索系统，其特征在于，包括：
7.根据权利要求6所述的面向时序优化的版图驱动逻辑综合优化搜索系统，其特征在于，利用A*算法在图或网络中找到最短路径，通过维护两个值g(n)和h(n)，从而计算节点的总代价：f(n)＝g(n)+h(n)，其中，g(n)为从起始节点到当前节点n的实际代价，h(n)为从当前节点n到目标节点的估计代价。
8.根据权利要求6所述的面向时序优化的版图驱动逻辑综合优化搜索系统，其特征在于，时序预测模型包括两部分，第一部分是将整个逻辑路径嵌入到低维空间中，时序路径被视为一系列单词，每个单词表示一个门，进而将每条时序路径嵌入为一维向量；第二部分为多层感知机的神经元网络，用于回归输出。
9.根据权利要求6所述的面向时序优化的版图驱动逻辑综合优化搜索系统，其特征在于，采用贪心算法，每步搜索过程中都取最佳结果，从而得到具有最小T(n)值的节点进行扩展。
10.根据权利要求6所述的面向时序优化的版图驱动逻辑综合优化搜索系统，其特征在于，采用随机探索算法，模拟退火以及强化学习，以设定的概率接受更差的结果，以设定的概率选取具有最小T(n)值的节点进行扩展。
...【技术特征摘要】
1.一种面向时序优化的版图驱动逻辑综合优化搜索方法，其特征在于，包括：
2.根据权利要求1所述的面向时序优化的版图驱动逻辑综合优化搜索方法，其特征在于，利用a*算法在图或网络中找到最短路径，通过维护两个值g(n)和h(n)，从而计算节点的总代价：f(n)＝g(n)+h(n)，其中，g(n)为从起始节点到当前节点n的实际代价，h(n)为从当前节点n到目标节点的估计代价。
3.根据权利要求1所述的面向时序优化的版图驱动逻辑综合优化搜索方法，其特征在于，时序预测模型包括两部分，第一部分是将整个逻辑路径嵌入到低维空间中，时序路径被视为一系列单词，每个单词表示一个门，进而将每条时序路径嵌入为一维向量；第二部分为多层感知机的神经元网络，用于回归输出。
4.根据权利要求1所述的面向时序优化的版图驱动逻辑综合优化搜索方法，其特征在于，采用贪心算法，每步搜索过程中都取最佳结果，从而得到具有最小t(n)值的节点进行扩展。
5.根据权利要求1所述的面向时序优化的版图驱动逻辑综合优化搜索方法，其特征在于，采用随机探索算法，模拟退火以及强化学习，以设定的概率接受更差的结果，以设定的概率选取具有最小t(n)值的节点进行扩展。
...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。