具有对多个采样速率的支持的集成电路间声音（I2S）串行总线接口制造技术

技术编号：41254339 阅读：3 留言：0更新日期：2024-05-11 09:15

本公开提供了用于音频通信的方法、装置和系统。本实现更具体地涉及以时钟频率的非整数倍的采样速率传送和接收音频数据。在一些方面中，串行总线接口可以基于输入时钟信号生成字选择(WS)信号，并且可以动态调整WS信号的周期性，使得WS信号具有等于时钟频率的非整数倍的有效频率。在一些实现中，WS信号可以通过使用频率控制字(FCW)直接数字合成(DDS)时钟信号来产生。在此类实现中，WS信号的周期性可以通过基于WS信号的频率与期望频率之间的误差或差异偏置FCW来动态地调整(诸如在反馈环路中)。

全部详细技术资料下载

【技术实现步骤摘要】

本实现一般涉及串行总线接口，并且具体地涉及具有对多个采样速率的支持的集成电路间声音(i2s)串行总线接口。

技术介绍

0、技术背景

1、串行总线一般用于在集成电路(ic)装置或组件之间传递串行化数据流。一些串行总线可以支持数据信号与时钟信号同时从传送装置到接收装置的传输。此类通信也被称为“同步”通信。接收装置响应于时钟信号的上升或下降边沿而对数据信号进行采样以恢复串行化数据。换句话说，时钟信号指示串行化数据相对于时变(time-varying)数据信号的时序(timing)或对准。

2、ic间声音(i2s)串行总线标准定义了用于在ic装置之间传递音频数据的协议集合。i2s串行总线接口支持字选择(ws)信号连同数据信号和时钟信号(也称为“位时钟”或“串行时钟”)一起的传输。ws信号是描绘各个音频数据帧(也称为“采样”)的周期性信号。例如，每个音频帧包括与左音频通道关联的数据和与右音频通道关联的数据。对于给定的音频帧，与右音频通道关联的数据与ws信号的上升边沿对准(或跟随(follows)ws信号的上升边沿)，并且与左音频通道关联的数据与ws信号的下降边沿对准(或跟随ws信号的下降边沿)。换句话说，ws信号的每个周期跨越相应的音频数据帧或采样。因此，音频数据的采样速率取决于ws信号的频率。

3、一些音频通信系统可以支持多个采样速率。例如，音频ic装置可以配置成以第一采样速率回放音频内容，并且以(通常高于第一采样速率的)第二采样速率记录音频内容。一些i2s串行总线接口可以基于单个输入时钟信号支持双向

技术实现思路

1、提供本
技术实现思路
来以简化形式介绍下面在具体实施方式中进一步描述的概念的选择。本
技术实现思路
不旨在标识所要求保护的主题的关键特征或本质特征，也不旨在限制所要求保护的主题的范围。

2、本公开的主题的一个创新方面可以以通过串行总线接口传递音频数据的方法实现。所述方法包括以下步骤：输出第一字选择(ws)信号，所述第一ws信号基于具有第一振荡频率的时钟信号而在低逻辑状态与高逻辑状态之间转变，使得第一ws信号的每个转变与时钟信号的相应边沿对准；动态地调整所述第一ws信号的周期性，使得第一ws信号在阈值持续时间期间以期望频率在低逻辑状态与高逻辑状态之间振荡，第一频率是期望频率的非整数倍；以及在阈值持续时间期间输出与第一ws信号关联的一系列数据帧。

3、本公开的主题的另一创新方面可以以串行总线接口实现。串行总线接口包括：字选择(ws)合成器，配置成输出第一ws信号，所述第一ws信号基于具有第一振荡频率的时钟信号而在低逻辑状态与高逻辑状态之间转变，使得第一ws信号的每个转变与时钟信号的相应边沿对准；频率调整电路系统，配置成动态地调整第一ws信号的周期性，使得第一ws信号在阈值持续时间期间以期望频率在低逻辑状态与高逻辑状态之间振荡，第一频率是期望频率的非整数倍；以及数据缓冲器，配置成在阈值持续时间期间输出与第一ws信号关联的一系列数据帧。

4、本公开的主题的另一创新方面可以以通过串行总线接口传递音频数据的方法实现。所述方法包括以下步骤：输出第一(ws)信号，所述第一ws信号基于具有第一振荡频率的时钟信号在低逻辑状态与高逻辑状态之间转变，使得第一ws信号的每个转变与时钟信号的相应边沿对准；动态地调整第一ws信号的周期性，使得第一ws信号在阈值持续时间期间以期望频率在低逻辑状态与高逻辑状态之间振荡，第一频率是期望频率的非整数倍；以及在阈值持续时间期间接收与第一ws信号关联的一系列数据帧。

本文档来自技高网...

【技术保护点】

1.一种通过串行总线接口传递音频数据的方法，包括：

2.如权利要求1所述的方法，其中所述数据帧中的每个包括与所述第一WS信号从所述低逻辑状态到所述高逻辑状态的转变对准的第一数据字以及与所述第一WS信号从所述高逻辑状态到所述低逻辑状态的转变对准的第二数据字。

3.如权利要求2所述的方法，其中所述第一数据字与右音频通道关联，并且所述第二数据字与左音频通道关联。

4.如权利要求1所述的方法，进一步包括：

5.如权利要求4所述的方法，其中所述第一WS信号的所述周期性的所述动态调整包括：测量所述第一WS信号的频率；

6.如权利要求5所述的方法，其中所述误差量的所述确定包括：

7.如权利要求5所述的方法，其中所述频率控制字的所述偏置包括：

8.如权利要求1所述的方法，其中所述期望频率等于44.1kHz，并且所述第一频率是6.144MHz的整数倍。

9.如权利要求1所述的方法，进一步包括：

10.如权利要求9所述的方法，其中所述期望频率等于44.1kHz并且所述第三频率等于48kHz。</p>

11.一种串行总线接口，包括：

12.如权利要求11所述的串行总线接口，其中所述数据帧中的每个包括与所述第一WS信号从所述低逻辑状态到所述高逻辑状态的转变对准的第一数据字以及与所述第一WS信号从所述高逻辑状态到所述低逻辑状态的转变对准的第二数据字。

13.如权利要求12所述的串行总线接口，其中所述第一数据字与右音频通道关联，并且所述第二数据字与左音频通道关联。

14.如权利要求11所述的串行总线接口，其中所述WS合成器包括：

15.如权利要求14所述的串行总线接口，其中所述频率调整电路系统包括：

16.如权利要求15所述的串行总线接口，其中所述误差检测电路系统包括：

17.如权利要求15所述的串行总线接口，其中所述控制字偏置电路系统包括：

18.如权利要求11所述的串行总线接口，进一步包括：

19.一种通过串行总线接口传递音频数据的方法，包括：

20.如权利要求19所述的方法，进一步包括：

...

【技术特征摘要】

1.一种通过串行总线接口传递音频数据的方法，包括：

2.如权利要求1所述的方法，其中所述数据帧中的每个包括与所述第一ws信号从所述低逻辑状态到所述高逻辑状态的转变对准的第一数据字以及与所述第一ws信号从所述高逻辑状态到所述低逻辑状态的转变对准的第二数据字。

3.如权利要求2所述的方法，其中所述第一数据字与右音频通道关联，并且所述第二数据字与左音频通道关联。

4.如权利要求1所述的方法，进一步包括：

5.如权利要求4所述的方法，其中所述第一ws信号的所述周期性的所述动态调整包括：测量所述第一ws信号的频率；

6.如权利要求5所述的方法，其中所述误差量的所述确定包括：

7.如权利要求5所述的方法，其中所述频率控制字的所述偏置包括：

8.如权利要求1所述的方法，其中所述期望频率等于44.1khz，并且所述第一频率是6.144mhz的整数倍。

9.如权利要求1所述的方法，进一步包括：

10.如权利要求9所述的方法，其中所述期望频率等于44.1kh...

【专利技术属性】
技术研发人员：李世杰，
申请(专利权)人：辛纳普蒂克斯公司，
类型：发明
国别省市：

全部详细技术资料下载我是这个专利的主人