【技术实现步骤摘要】
本专利技术涉及半导体器件及工艺制造领域，特别是涉及一种超结器件结构，本专利技术还涉及所述超结器件结构的工艺方法。
技术介绍
1、超结(super junction)结构就是交替排列的n型立柱和p型立柱的结构。超结器件通过使用低电阻率的外延层，而使器件的导通电阻大幅降低。超结结构中，n型立柱中的n型杂质分布、p型立柱中的p型杂质分布、以及交替排列的n型立柱中n型杂质分布和p型立柱中p型杂质分布的匹配，会影响超结半导体器件的特性，包括其反向击穿电压和雪崩电流耐量以及关断特性。一般的超结半导体器件都采用使交替排列的n型立柱和p型立柱达到最佳电荷平衡的设计，以取得最大的反向击穿电压。
2、一种现有的超结器件的结构如图1所示，图中1是n型外延层，2是p柱。通过交替排列的p/n型柱来形成超结结构。目前业界对于超结结构的形成工艺主要有两种，一种是在n型外延层中进行p型离子注入来形成p柱。另一种典型或者更主流的做法则是，在n型外延层中利用光刻定义进行刻蚀形成多条平行排列的深沟槽，然后在所述深沟槽内进行p型外延的填充，通过深沟槽内填充的p型外延和n型衬底之间来形成交替排列p/n超结结构。形成超结结构后，再进行一次光刻定义出沟槽栅极的区域，再进行刻蚀以形成制作栅极的栅极沟槽。这样在形成超结结构时使用了一次光刻工艺，形成栅极沟槽时又使用了一次光刻工艺，需要两道光刻。
技术实现思路
1、本专利技术所要解决的技术问题在于提供一种超结器件结构。
2、本专利技术还要解决的技术问题在于提供
3、为解决上述问题，本专利技术所述的一种超结器件结构，其包含：
4、所述的超结器件形成于一半导体衬底上的n型外延层中，所述的n型外延层中包含有多个平行排布的深沟槽，深沟槽内填充p型外延层以形成超结结构的p柱；所述的多个p柱与它们之间的n型外延层形成所述超结器件的超结结构；
5、沟槽栅极，所述沟槽栅极位于所述p柱的正上方，所述的沟槽栅极包含栅极介质以及将所述栅极介质进行包裹隔离的栅介质层；
6、在沟槽栅极一侧的所述n型外延层中，具有p型连接区，所述p型连接区的另一侧为所述超结器件的p型体区；所述p型连接区将所述p型体区与所述p柱相连；
7、在所述的p型体区中具有重掺杂n型区作为所述超结器件的源区。
8、上述结构可以采用以下两种形成工艺来完成：
9、提供一半导体衬底，所述半导体衬底的上表面再形成一层n型外延层；
10、形成一层硬掩模层，利用光刻胶定义出超结结构的超结沟槽区域，进行超结沟槽的刻蚀，形成超结沟槽；
11、进行单侧的带一定角度的侧向p型杂质注入，在所述的超结沟槽的靠近开口区域的单侧形成p型连接区；所述的带一定角度的p型杂质注入是使p型杂质离子注入在超结沟槽的上部的一定深度的区域，超结沟槽的上部另一侧由于沟槽口硬掩模层的遮挡没有离子注入；
12、对所述的超结沟槽进行p型外延层的填充，使所述超结沟槽填充满p型外延层，形成p柱；所述的p柱与之间间隔的n型外延层形成p/n超结结构；
13、再次利用硬掩模层进行刻蚀，对所述的超结沟槽内的p型外延层进行回刻，回刻的深度达到栅极沟槽的深度，在所述的超结沟槽的p型外延层的顶部再形成栅极沟槽；去除硬掩模层；
14、在所述的栅极沟槽内壁进行氧化工艺形成栅介质层，然后在栅极沟槽内填充多晶硅形成沟槽栅极；
15、进行离子注入，分别形成p型体区以及作为源/漏区的重掺杂n型区；所述的p型体区与所述的p型连接区的侧面相接，所述p型连接区将所述p型体区与所述超结结构的p柱相连。
16、另一种超结器件结构的工艺方法，包含：
17、提供一半导体衬底，所述半导体衬底的上表面再形成一层n型外延层；
18、形成一层硬掩模层，利用光刻胶定义出超结结构的超结沟槽区域，进行超结沟槽的刻蚀，形成超结沟槽；
19、对所述的超结沟槽进行p型外延层的填充，使所述超结沟槽填充满p型外延层，形成p柱；所述的p柱与之间间隔的n型外延层形成p/n超结结构；
20、再次利用硬掩模层进行刻蚀，对所述的超结沟槽内的填充的p型外延层进行回刻，回刻的深度达到栅极沟槽的深度，在所述的超结沟槽的p型外延层的顶部形成栅极沟槽；
21、进行单侧的带一定角度的侧向p型杂质注入，在所述的栅极沟槽的单侧侧壁区域的n型外延层中形成p型连接区；所述的带一定角度的p型杂质注入是使p型杂质离子注入在超结沟槽的上部的一定深度的区域，超结沟槽的上部另一侧由于沟槽口硬掩模层的遮挡没有离子注入；
22、去除硬掩模层；
23、在所述的栅极沟槽内壁进行氧化工艺形成栅介质层，然后在栅极沟槽内填充多晶硅形成沟槽栅极；
24、进行离子注入，分别形成p型体区以及作为源/漏区的重掺杂n型区；所述的p型体区与所述的p型连接区的侧面相接，所述p型连接区将所述p型体区与所述超结结构的p柱相连。
25、所述的p型连接区，其深度大于沟槽栅极的深度，以超过栅介质层的隔离区域范围，使所述p型连接区能与所述的p柱相连。
26、本专利技术所述的超结器件结构，将沟槽栅极放置于超结结构的p柱正上方，这样形成栅极时可借用超结结构深沟槽刻蚀的掩膜直接进行刻蚀，无需再进行一次光刻，也无需额外的制备工艺，仅需带角度的离子注入形成p型注入连接区即可，降低了工艺成本。
本文档来自技高网...【技术保护点】
1.一种超结器件结构的工艺方法，其特征在于：包含：
2.如权利要求1所述的超结器件结构的工艺方法，其特征在于，其特征在于：所述的N型外延层为低电阻率的外延层。
3.如权利要求1所述的超结器件结构的工艺方法，其特征在于：所述的半导体衬底包含硅衬底、锗硅衬底、砷化镓衬底、碳化硅衬底、氮化镓衬底。
4.如权利要求1所述的超结器件结构的工艺方法，其特征在于：所述的硬掩模层为氧化硅，或者是氮化硅。
5.一种超结器件结构的工艺方法，其特征在于：包含：
6.如权利要求5所述的超结器件结构的工艺方法，其特征在于，其特征在于：所述的N型外延层为低电阻率的外延层。
7.如权利要求5所述的超结器件结构的工艺方法，其特征在于：所述的半导体衬底包含硅衬底、锗硅衬底、砷化镓衬底、碳化硅衬底、氮化镓衬底。
8.如权利要求5所述的超结器件结构的工艺方法，其特征在于：所述的硬掩模层为氧化硅，或者是氮化硅。
9.一种超结器件结构，其特征在于：所述的超结器件形成于一半导体衬底上的N型外延层中，所述的N型外延层中包含有多个平
10.如权利要求9所述的超结器件结构，其特征在于：所述的N型外延层为低电阻率的外延层。
11.如权利要求9所述的超结器件结构，其特征在于：所述的P型连接区，其深度大于沟槽栅极的深度，以超过栅介质层的隔离区域范围，使所述P型连接区能与所述的P柱相连。
...【技术特征摘要】
1.一种超结器件结构的工艺方法，其特征在于：包含：
2.如权利要求1所述的超结器件结构的工艺方法，其特征在于，其特征在于：所述的n型外延层为低电阻率的外延层。
3.如权利要求1所述的超结器件结构的工艺方法，其特征在于：所述的半导体衬底包含硅衬底、锗硅衬底、砷化镓衬底、碳化硅衬底、氮化镓衬底。
4.如权利要求1所述的超结器件结构的工艺方法，其特征在于：所述的硬掩模层为氧化硅，或者是氮化硅。
5.一种超结器件结构的工艺方法，其特征在于：包含：
6.如权利要求5所述的超结器件结构的工艺方法，其特征在于，其特征在于：所述的n型外延层为低电阻率的外延层。
7.如权利要求5所述的超结器件结构的工艺方法，其特征在于：所述的半导体衬...
【专利技术属性】
技术研发人员：支立明，杜发瑞，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。