【技术实现步骤摘要】
本专利技术涉及信号处理，尤其涉及一种多通道接收和发射数字信号同步处理系统。
技术介绍
1、信号处理技术目前广泛应用于航空、航天和通信等领域。一般的信号处理信号路数少，速度慢，难以满足高速大容量的数据处理要求。为了突破处理数据的局限，兼顾地面、车载、机载、舰载、飞行器载等平台的使用需求，使得信号处理能够在雷达、卫通、数据链等不同领域灵活广泛的应用，信号处理就必须通过提高集成度来降低体积功耗、通过兼容性设计打破多平台通用化的壁垒。
技术实现思路
1、为了解决上述问题，本专利技术提出一种多通道接收和发射数字信号同步处理系统，可克服传统信号处理通道少、速度低，连线多，数据不同步，调试不方便，设计周期长，不能复用，不可扩展，可靠性验证不充分等问题。
2、本专利技术采用的技术方案如下：
3、一种多通道接收和发射数字信号同步处理系统，包括：
4、多通道adc模块，被配置为执行多路中频接收信号的adc采样和下变频；
5、多通道dac模块，被配置为执行多路中频发射信号的dac采样和上变频；
6、dbf处理模块，被配置为执行所述多通道adc模块与多通道dac模块的数据交换，同时执行多路收发信号的波束加权，并产生数据流输出至基带设备。
7、进一步地，所述多通道adc模块、多通道dac模块和dbf处理模块分别通过lrm连接器连接背板进行互联，并通过背板进行供电。
8、进一步地，所述多通道adc模块包括多个adc芯片、第一控
9、进一步地，第一控制fpga通过lvds总线与lrm连接器互联，从而与dbf模块通信；多个adc芯片输出的多路数据通过gth总线输出至lrm连接器。
10、进一步地，所述多通道adc模块的时钟和同步方法包括：lrm连接器的时钟和同步信号发送给第一时钟和同步电路的第一级时钟分路器，第一级时钟分路器将时钟和同步信号分发给第二级时钟分路器，第二级时钟分路器将时钟和同步sysref信号提供给多个adc芯片，多个adc芯片将dsync信号发送给lrm连接器，同时通过gth总线和lrm连接器将多路数据发送给dbf处理模块。
11、进一步地，所述多通道dac模块包括多个dac芯片、第二控制fpga、第二时钟和同步电路，lrm连接器提供的时钟和同步信号通过第二时钟和同步电路传输至第二控制fpga和用于信号发射的多个dac芯片；第二控制fpga通过spi离散线对多个dac芯片进行配置，使dac芯片加电后正常工作。
12、进一步地，第二控制fpga通过lvds总线与lrm连接器互联，从而与dbf模块通信；lrm连接器输出的数据通过gth总线传输给多个dac芯片。
13、进一步地，所述多通道dac模块的时钟和同步方法包括：lrm连接器的时钟和同步信号送给第二时钟和同步电路的第一级时钟分路器，第一级时钟分路器将时钟和同步信号分发给第二级时钟分路器，第二级时钟分路器将时钟和同步sysref信号提供给多个dac芯片，多个dac芯片接收lrm连接器的dsync信号，同时通过gth总线和lrm连接器接收dbf处理模块的多路数据。
14、进一步地，所述dbf处理模块包括第一信号处理fpga、第二信号处理fpga、第三控制fpga以及第三时钟和同步电路，lrm连接器提供的时钟通过第三时钟和同步电路将时钟和同步信号传输至第一信号处理fpga、第二信号处理fpga和第三控制fpga；第三控制fpga产生的同步信号通过第三时钟和同步电路发送给lrm连接器，第三控制fpga通过lvcmos离散线和lrm连接器互联，并通过网口及网线连接基带设备；第一信号处理fpga通过lrm连接器的gth总线接收多通道adc模块的多路数据，通过lvds总线和ad_dsync总线与adc模块通信，并通过gth总线和光模块通信，所述光模块通过光纤和基带设备相连；第二信号处理fpga通过lrm连接器的gth总线发送多通道dac模块的多路数据，通过lvds总线和da_dsync总线与多通道dac模块通信。
15、进一步地，所述dbf处理模块的时钟和同步方法包括：第三控制fpga产生同步信号发送给第三时钟和同步电路的时钟分路器，时钟分路器将同步信号发送给第一级时钟分路器，同时将同步信号通过lrm连接器分别发送给多通道adc模块和多通道dac模块；第一级时钟分路器将接收的时钟和同步信号分发给第二级时钟分路器；第二级时钟分路器将ad_gth_clk信号提供给第一信号处理fpga，并将da_gth_clk信号提供给第二信号处理fpga，同时将时钟和sysref信号分发给第一信号处理fpga、第二信号处理fpga和第三控制fpga；第一信号处理fpga通过gth总线和lrm连接器接收来自多通道adc模块的多路数据，同时接收来自lrm连接器的ad_dsync信号；第二信号处理fpga的通过gth总线和lrm连接器送给多通道dac模块所需的多路数据，同时将da_dsync信号发送给多通道dac模块。
16、本专利技术的有益效果在于：
17、(1)本专利技术提供一种多通道接收和发射数字信号同步处理系统，该系统通道多、速度高，可靠性高、易扩展、可适配不同的信号处理平台。性能可靠：高集成度的数字信号处理器把大部分外设器件都制作在芯片内了，减少了外设器件数量，从而减少了故障率。
18、(2)本专利技术包含64路中频信号输入处理和32路中频信号输出处理。速度高，每路输入信号的中频为0～2ghz，每路输出信号中频为0～1ghz。连线少，adc模块接收数据传输给dbf模块和dbf模块输出数据传输给dac模块均采用jesd204b串行总线的方式通过背板互联传输，只需96对高速差分线即可完成数据传输。易扩展，易于大规模集成。
本文档来自技高网...【技术保护点】
1.一种多通道接收和发射数字信号同步处理系统，其特征在于，包括：
2.根据权利要求1所述的一种多通道接收和发射数字信号同步处理系统，其特征在于，所述多通道ADC模块、多通道DAC模块和DBF处理模块分别通过LRM连接器连接背板进行互联，并通过背板进行供电。
3.根据权利要求2所述的一种多通道接收和发射数字信号同步处理系统，其特征在于，所述多通道ADC模块包括多个ADC芯片、第一控制FPGA、第一时钟和同步电路，LRM连接器提供的时钟和同步信号通过第一时钟和同步电路传输至第一控制FPGA和用于信号接收的多个ADC芯片；第一控制FPGA通过SPI离散线对多个ADC芯片进行配置，使ADC芯片加电后正常工作。
4.根据权利要求3所述的一种多通道接收和发射数字信号同步处理系统，其特征在于，第一控制FPGA通过LVDS总线与LRM连接器互联，从而与DBF模块通信；多个ADC芯片输出的多路数据通过GTH总线输出至LRM连接器。
5.根据权利要求3所述的一种多通道接收和发射数字信号同步处理系统，其特征在于，所述多通道ADC模块的时钟和同步方法包括：
6.根据权利要求2所述的一种多通道接收和发射数字信号同步处理系统，其特征在于，所述多通道DAC模块包括多个DAC芯片、第二控制FPGA、第二时钟和同步电路，LRM连接器提供的时钟和同步信号通过第二时钟和同步电路传输至第二控制FPGA和用于信号发射的多个DAC芯片；第二控制FPGA通过SPI离散线对多个DAC芯片进行配置，使DAC芯片加电后正常工作。
7.根据权利要求6所述的一种多通道接收和发射数字信号同步处理系统，其特征在于，第二控制FPGA通过LVDS总线与LRM连接器互联，从而与DBF模块通信；LRM连接器输出的数据通过GTH总线传输给多个DAC芯片。
8.根据权利要求6所述的一种多通道接收和发射数字信号同步处理系统，其特征在于，所述多通道DAC模块的时钟和同步方法包括：LRM连接器的时钟和同步信号送给第二时钟和同步电路的第一级时钟分路器，第一级时钟分路器将时钟和同步信号分发给第二级时钟分路器，第二级时钟分路器将时钟和同步SYSREF信号提供给多个DAC芯片，多个DAC芯片接收LRM连接器的DSYNC信号，同时通过GTH总线和LRM连接器接收DBF处理模块的多路数据。
9.根据权利要求2所述的一种多通道接收和发射数字信号同步处理系统，其特征在于，所述DBF处理模块包括第一信号处理FPGA、第二信号处理FPGA、第三控制FPGA以及第三时钟和同步电路，LRM连接器提供的时钟通过第三时钟和同步电路将时钟和同步信号传输至第一信号处理FPGA、第二信号处理FPGA和第三控制FPGA；第三控制FPGA产生的同步信号通过第三时钟和同步电路发送给LRM连接器，第三控制FPGA通过LVCMOS离散线和LRM连接器互联，并通过网口及网线连接基带设备；第一信号处理FPGA通过LRM连接器的GTH总线接收多通道ADC模块的多路数据，通过LVDS总线和AD_DSYNC总线与ADC模块通信，并通过GTH总线和光模块通信，所述光模块通过光纤和基带设备相连；第二信号处理FPGA通过LRM连接器的GTH总线发送多通道DAC模块的多路数据，通过LVDS总线和DA_DSYNC总线与多通道DAC模块通信。
10.根据权利要求9所述的一种多通道接收和发射数字信号同步处理系统，其特征在于，所述DBF处理模块的时钟和同步方法包括：第三控制FPGA产生同步信号发送给第三时钟和同步电路的时钟分路器，时钟分路器将同步信号发送给第一级时钟分路器，同时将同步信号通过LRM连接器分别发送给多通道ADC模块和多通道DAC模块；第一级时钟分路器将接收的时钟和同步信号分发给第二级时钟分路器；第二级时钟分路器将AD_GTH_CLK信号提供给第一信号处理FPGA，并将DA_GTH_CLK信号提供给第二信号处理FPGA，同时将时钟和SYSREF信号分发给第一信号处理FPGA、第二信号处理FPGA和第三控制FPGA；第一信号处理FPGA通过GTH总线和LRM连接器接收来自多通道ADC模块的多路数据，同时接收来自LRM连接器的AD_DSYNC信号；第二信号处理FPGA的通过GTH总线和LRM连接器送给多通道DAC模块所需的多路数据，同时将DA_DSY...
【技术特征摘要】
1.一种多通道接收和发射数字信号同步处理系统，其特征在于，包括：
2.根据权利要求1所述的一种多通道接收和发射数字信号同步处理系统，其特征在于，所述多通道adc模块、多通道dac模块和dbf处理模块分别通过lrm连接器连接背板进行互联，并通过背板进行供电。
3.根据权利要求2所述的一种多通道接收和发射数字信号同步处理系统，其特征在于，所述多通道adc模块包括多个adc芯片、第一控制fpga、第一时钟和同步电路，lrm连接器提供的时钟和同步信号通过第一时钟和同步电路传输至第一控制fpga和用于信号接收的多个adc芯片；第一控制fpga通过spi离散线对多个adc芯片进行配置，使adc芯片加电后正常工作。
4.根据权利要求3所述的一种多通道接收和发射数字信号同步处理系统，其特征在于，第一控制fpga通过lvds总线与lrm连接器互联，从而与dbf模块通信；多个adc芯片输出的多路数据通过gth总线输出至lrm连接器。
5.根据权利要求3所述的一种多通道接收和发射数字信号同步处理系统，其特征在于，所述多通道adc模块的时钟和同步方法包括：lrm连接器的时钟和同步信号发送给第一时钟和同步电路的第一级时钟分路器，第一级时钟分路器将时钟和同步信号分发给第二级时钟分路器，第二级时钟分路器将时钟和同步sysref信号提供给多个adc芯片，多个adc芯片将dsync信号发送给lrm连接器，同时通过gth总线和lrm连接器将多路数据发送给dbf处理模块。
6.根据权利要求2所述的一种多通道接收和发射数字信号同步处理系统，其特征在于，所述多通道dac模块包括多个dac芯片、第二控制fpga、第二时钟和同步电路，lrm连接器提供的时钟和同步信号通过第二时钟和同步电路传输至第二控制fpga和用于信号发射的多个dac芯片；第二控制fpga通过spi离散线对多个dac芯片进行配置，使dac芯片加电后正常工作。
7.根据权利要求6所述的一种多通道接收和发射数字信号同步处理系统，其特征在于，第二控制fpga通过lvds总线与lrm连接器互联，从而与dbf模块通信；lrm连接器输出的数据通过gth总线传输给多个dac芯片。
8.根据权利要求6所述的一种多通道接收和发射数字信号同步处理系统，其特征在于，所述多通道dac模块的时钟和同步...
【专利技术属性】
技术研发人员：刘盛利，王忆蒙，黄成杰，李作任，
申请(专利权)人：中国电子科技集团公司第十研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。