【技术实现步骤摘要】
专利技术构思涉及图像传感器,并且更具体地,涉及堆叠式互补金属氧化物半导体(cmos)图像传感器。
技术介绍
1、cmos图像传感器(cis)可包括像素区域和逻辑区域。多个像素在像素区域二维地布置,并且像素的单位像素可包括像素晶体管和一个光电二极管。像素晶体管可包括例如传输晶体管、复位晶体管、源极跟随器晶体管和选择晶体管。用于处理来自像素区域的像素信号的逻辑元件可设置在逻辑区域中。近来,已经开发了具有像素区域和逻辑区域形成在单独的芯片上并且两个或更多个芯片被堆叠的结构的cis。堆叠式cis可通过使像素区域中的像素的数量最大化和使逻辑区域中的逻辑元件的性能优化来有助于获得高清晰度。
技术实现思路
1、专利技术构思提供了一种具有高转换增益的堆叠式图像传感器。
2、根据专利技术构思的一方面,提供了一种堆叠式图像传感器。
3、所述堆叠式图像传感器包括:第一半导体基底,包括光电转换区域和浮置扩散区域,浮置扩散区域被构造为存储从光电转换区域传输的电荷,其中,滤色器和微透镜设置在第
...【技术保护点】
1.一种堆叠式图像传感器,包括:
2.根据权利要求1所述的堆叠式图像传感器,其中,阱区域包括第二导电类型的第二杂质。
3.根据权利要求2所述的堆叠式图像传感器,其中,第二导电类型是N型。
4.根据权利要求1至权利要求3中的任一项所述的堆叠式图像传感器,其中,阱区域电连接到源极跟随器晶体管的源极区域,并且源极跟随器晶体管的栅极电连接到浮置扩散节点。
5.根据权利要求4所述的堆叠式图像传感器,其中,阱区域和源极跟随器晶体管的源极区域在水平方向上彼此间隔开,并且
6.根据权利要求1所述的堆叠式图像传感器,其中,阱区
...【技术特征摘要】
1.一种堆叠式图像传感器,包括:
2.根据权利要求1所述的堆叠式图像传感器,其中,阱区域包括第二导电类型的第二杂质。
3.根据权利要求2所述的堆叠式图像传感器,其中,第二导电类型是n型。
4.根据权利要求1至权利要求3中的任一项所述的堆叠式图像传感器,其中,阱区域电连接到源极跟随器晶体管的源极区域,并且源极跟随器晶体管的栅极电连接到浮置扩散节点。
5.根据权利要求4所述的堆叠式图像传感器,其中,阱区域和源极跟随器晶体管的源极区域在水平方向上彼此间隔开,并且
6.根据权利要求1所述的堆叠式图像传感器,其中,阱区域包括导电材料。
7.一种堆叠式图像传感器,包括:
8.根据权利要求7所述的堆叠式图像传感器,其中,第二半导体芯片还包括包含第二杂质的第二基底,并且阱区域在第二基底中,并且
9.根据权利要求7或权利要求8所述的堆叠式图像传感器,其中,阱区域电连接到源极跟随器晶体管的源极区域。
10.根据权利要求8所述的堆叠式图像传感器,其中,第一杂质是n型杂质,并且第二杂质是p型杂质。
11.一种堆叠式图像传感器,包括:
12...
【专利技术属性】
技术研发人员:赵东锡,朴锺银,姜正淳,朴均河,李贵德,
申请(专利权)人:三星电子株式会社,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。