集成电路制备装置,制备方法、集成电路及电子设备制造方法及图纸

技术编号:41205207 阅读:58 留言:0更新日期:2024-05-07 22:31
集成电路制备装置,制备方法、集成电路及电子设备。集成电路制备装置用于集成电路的制备,集成电路包括衬底和设置在衬底上的金属线和设置在金属线上的介电层。集成电路制备装置包括:包括工艺腔体,腔体内承载面的基座,承载面用于承载集成电路;与承载面相对的紫外光源。在该集成电路制备装置金属互连工艺中,紫外光释放的光子能量可以打开蚀刻后介电层残留的杂质与H形成的C‑H/O‑H等氢键,进而使得H受到的束缚力减少,H得以释放。H得以释放可以减少介电层中的H,进而降低H对介电层电容的影响。进而保证得到的介电层具有较稳定的电容,同时还原金属线中被氧化的金属层,进而保证包含该介电层金属互连的集成电路电学特性匹配度较佳。

【技术实现步骤摘要】

本申请涉及集成电路制造,尤其涉及集成电路制备装置,制备方法、集成电路及电子设备


技术介绍

1、集成电路(integrated circuit)是一种微型电子器件或部件。采用一定的工艺,把一个电路中所需的晶体管、电阻、电容和电感等电器元件制作在半导体晶片(wafer)或基板上,成为具有所需电路功能的微型结构。

2、集成电路中,电器元件通过设置在晶圆(wafer)或基板表面的金属连线实现互连。连接件包括:设置在wafer或基板上的金属线;设置在金属线上的介电层,介电层包括一些贯穿的通孔或者沟槽;设置在通孔内的导电柱,导电柱的一端连接电器元件,导电柱的另一端连接金属线,进而使得电器元件之间可以通过导电柱、金属线实现互连。介电层的形成过程为:介电层采用介电(low-k,lk)材料沉积,lk材料沉积经紫外固化(uv cure)形成介电层;然后,形成贯穿介电层的通孔。在集成电路制造形成通孔或者沟槽的过程中会引入一些杂质(例如,用于形成通孔的蚀刻剂残留。

3、现有技术,通过等离子溅射pre-clean技术去除残留的杂质。具体的,等离子溅射pre本文档来自技高网...

【技术保护点】

1.一种集成电路制备装置,用于集成电路的制备,所述集成电路包括衬底,设置在所衬底上的金属线,以及设置在所述金属线上的介电层,其特征在于,所述集成电路制备装置包括:

2.根据权利要求1所述的制备装置,其特征在于,通过所述紫外光照射设定时长后,所述介电层中的氢的含量小于或等于含量阈值。

3.根据权利要求1所述的制备装置,其特征在于,所述基座包括第一基座和第二基座,所述制备装置还包括:

4.根据权利要求1或2所述的制备装置,其特征在于,还包括:

5.根据权利要求4所述的制备装置,其特征在于,所述腔体包括:相对设置的腔体底端和腔体顶端,以及设置在所...

【技术特征摘要】

1.一种集成电路制备装置,用于集成电路的制备,所述集成电路包括衬底,设置在所衬底上的金属线,以及设置在所述金属线上的介电层,其特征在于,所述集成电路制备装置包括:

2.根据权利要求1所述的制备装置,其特征在于,通过所述紫外光照射设定时长后,所述介电层中的氢的含量小于或等于含量阈值。

3.根据权利要求1所述的制备装置,其特征在于,所述基座包括第一基座和第二基座,所述制备装置还包括:

4.根据权利要求1或2所述的制备装置,其特征在于,还包括:

5.根据权利要求4所述的制备装置,其特征在于,所述腔体包括:相对设置的腔体底端和腔体顶端,以及设置在所述腔体底端与所述腔体顶端之间的腔体侧壁;

6.根据权利要求5所述的制备装置,其特征在于,所述基座设置在临近所述腔体底端的一侧。

7.根据权利要求5所述的制备装置,其特征在于,还包括:

8.根据权利要求6所述的制备装置,其特征在于,还包括:

9.根据权利要求5~8任一项所述的制备装置,其特征在于,所述腔体顶端与所述腔体底端的距离大于或等于设定距离。

10.根据权利要求6~9任一项所述的制备装置,其特征在于,还包括:二氧化硅层,所述二氧化硅层设置在所述腔体...

【专利技术属性】
技术研发人员:王晓
申请(专利权)人:华为技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1