存算一体芯片架构、封装方法以及装置制造方法及图纸

本公开涉及存算一体芯片技术领域，尤其涉及存算一体芯片架构、存算一体芯片的封装方法以及装置。该存算一体芯片架构包括：多个第一芯片，该多个第一芯片中的每个第一芯片上集成有存算一体芯片的一个或多个存算一体单元阵列并且所述每个第一芯片被布置为彼此重叠，该一个或多个存算一体单元阵列用于对接收到的数据进行计算；第二芯片，该第二芯片上集成有存算一体芯片的外围模拟电路IP核与数字电路IP核；以及接口模块，该接口模块被配置为将第二芯片与每个第一芯片通信地耦接。

【技术实现步骤摘要】

本公开涉及存算一体芯片，尤其涉及存算一体芯片架构、存算一体芯片的封装方法以及装置。

技术介绍

1、通常计算机运行的冯诺依曼体系结构包括分离的存储器和处理器两部分。执行指令时，需要将数据写入存储器，并经由处理器按照顺序从存储器中读取指令和数据，最终将执行结果写回存储器中。相应地，数据在处理器与存储器之间频繁传输。如果存储器的传输速度无法匹配处理器的运行速度，则会导致处理器的计算能力受到限制。例如，处理器执行一个指令所需时间为1ns，而从存储器读取并传输该指令所需时间为10ns，这将大幅降低处理器的运行速度，进而降低了整个计算系统的性能。

2、在此部分中描述的方法不一定是之前已经设想到或采用的方法。除非另有指明，否则不应假定此部分中描述的任何方法仅因其包括在此部分中就被认为是现有技术。类似地，除非另有指明，否则此部分中提及的问题不应认为在任何现有技术中已被公认。

技术实现思路

1、根据本公开的第一方面，提供了一种存算一体芯片架构，包括：多个第一芯片，该多个第一芯片中的每个第一芯片上集成有存算一体芯片的本文档来自技高网...

【技术保护点】

1.一种存算一体芯片架构，包括：

2.根据权利要求1所述的存算一体芯片架构，其中，所述接口模块包括硅通孔TSV结构。

3.根据权利要求1或2所述的存算一体芯片架构，其中，所述外围模拟电路IP核包括以下中的一个或多个：

4.根据权利要求1或2所述的存算一体芯片架构，其中，所述外围模拟电路IP核包括一个或多个模块，并且

5.根据权利要求3所述的存算一体芯片架构，其中，所述数字电路IP核包括以下中的一个或多个：

6.根据权利要求1或5所述的存算一体芯片架构，其中，所述数字电路IP核包括一个或多个模块，并且

<p>7.根据权利要求...

【技术特征摘要】

1.一种存算一体芯片架构，包括：

2.根据权利要求1所述的存算一体芯片架构，其中，所述接口模块包括硅通孔tsv结构。

3.根据权利要求1或2所述的存算一体芯片架构，其中，所述外围模拟电路ip核包括以下中的一个或多个：

4.根据权利要求1或2所述的存算一体芯片架构，其中，所述外围模拟电路ip核包括一个或多个模块，并且

5.根据权利要求3所述的存算一体芯片架构，其中，所述数字电路ip核包括以下中的一个或多个：

6.根据权利要求1或5所述的存算一体芯片架构，其中，所述数字电路ip核包括...

【专利技术属性】
技术研发人员：田豫，郭昕婕，孙旭光，
申请(专利权)人：杭州知存算力科技有限公司，
类型：发明
国别省市：