半导体结构及制备方法技术

本公开实施例涉及半导体领域，提供一种半导体结构及制备方法，制备方法包括：提供基底，基底包括多个芯片区以及位于相邻的芯片区之间的切割道区，切割道区具有第一待测区，芯片区的基底上具有第一金属层，第一待测区的基底上具有第二金属层；形成介质膜，介质膜位于芯片区以及切割道区的基底上，且覆盖第一金属层以及第二金属层表面；减薄第一待测区的介质膜，第一待测区剩余的介质膜作为第一介质层，第一介质层的厚度小于位于第一金属层顶面的介质膜的厚度；在同一刻蚀工艺中，刻蚀去除第一介质层且刻蚀介质膜，直至暴露出第二金属层顶面，剩余的介质膜作为第二介质层。本公开实施例提供的半导体结构及制备方法至少可以提升半导体结构的良率。

【技术实现步骤摘要】

本公开实施例涉及半导体领域，特别涉及一种半导体结构及制备方法。

技术介绍

1、半导体结构的制备过程包括数百个工艺，整个制造过程可以分为八个步骤：晶圆加工-氧化-光刻-刻蚀-薄膜沉积-互连-测试-封装。其中，测试的主要目标是检验半导体芯片的质量是否达到一定标准，从而消除不良产品、并提高芯片的可靠性。另外，经测试有缺陷的产品不会进入封装步骤，有助于节省成本和时间。测试可以包括电气参数监控(epm)、晶圆老化测试、晶圆接收测试(wafer acceptance test，wat)以及晶圆针测测试(chipprobing，cp)。

2、其中，wat测试也可以称为工艺控制监测(process control monitor，pcm)。wat是在晶圆产品流片结束之后和品质检验之前，测量特定测试结构的电性参数。wat的目的是通过测试晶圆上特定测试结构的电性参数，检测每片晶圆产品的工艺情况，评估半导体制造过程的质量和稳定性，判断晶圆产品是否符合该工艺技术平台的电性规格要求。wat数据可以作为晶圆产品交货的质量凭证，另外wat数据还可以反映生产线的实际生产情况，本文档来自技高网...

【技术保护点】

1.一种半导体结构的制备方法，特征在于，包括：

2.根据权利要求1所述的制备方法，其特征在于，减薄所述第一待测区的所述介质膜之前还包括：设定位于所述第一金属层顶面的所述介质膜的厚度为第一厚度，位于所述第二金属层顶面的所述介质膜的厚度为第二厚度，所述第一介质层的厚度为第三厚度；获取所述第一厚度以及所述第二厚度，且所述第一厚度与所述第二厚度的差值为固定值。

3.根据权利要求2所述的制备方法，其特征在于，减薄所述第一待测区的所述介质膜的工艺步骤包括：获取所述第三厚度，基于所述第二厚度以及所述第三厚度，获取所述第二厚度与所述第三厚度的差值Δd；基于所述差值Δd，获取减薄反...

【技术特征摘要】

1.一种半导体结构的制备方法，特征在于，包括：

2.根据权利要求1所述的制备方法，其特征在于，减薄所述第一待测区的所述介质膜之前还包括：设定位于所述第一金属层顶面的所述介质膜的厚度为第一厚度，位于所述第二金属层顶面的所述介质膜的厚度为第二厚度，所述第一介质层的厚度为第三厚度；获取所述第一厚度以及所述第二厚度，且所述第一厚度与所述第二厚度的差值为固定值。

3.根据权利要求2所述的制备方法，其特征在于，减薄所述第一待测区的所述介质膜的工艺步骤包括：获取所述第三厚度，基于所述第二厚度以及所述第三厚度，获取所述第二厚度与所述第三厚度的差值δd；基于所述差值δd，获取减薄反应时间t；在所述减薄反应时间t内刻蚀所述第一待测区的所述介质膜形成所述第一介质层。

4.根据权利要求3所述的制备方法，其特征在于，所述减薄反应时间t满足公式：t＝δd/v，v为在所述减薄所述第一待测区的所述介质膜工艺中，所述介质膜的刻蚀速率。

5.根据权利要求2所述的制备方法，其特征在于，所述切割道区的所述基底还包括：第二待测区，所述第二待测区的所述基底上具有第三金属层；且所述介质膜还覆盖所述第三金属层的表面；刻蚀去除所述第一介质层的同时，刻蚀所述第二待测区的所述介质膜；

6.根据权利要求5所述的制备方法，其特征在于，获取所述第二厚度以及所述第一厚度包括：在所述减薄所述第一待测区的所述介质膜之前，所述第二厚度等于所述第三金属层顶面的所述介质膜的厚度，采用物理失效分析法获取所述第二厚度以及所述第一厚度。

7.根据权利要求6所述的制备方法，其特征在于，形成第二介质层的工艺步骤包括：获取形成的所述第二介质层的第四厚度，基于所述第四厚度以及所述第一厚度，获取刻蚀反...

【专利技术属性】
技术研发人员：曹新满，黄炜，吴耆贤，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：