System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 多层基板和其制造方法及包括多层基板的电子装置制造方法及图纸_技高网

多层基板和其制造方法及包括多层基板的电子装置制造方法及图纸

技术编号:41150044 阅读:6 留言:0更新日期:2024-04-30 18:16
本发明专利技术提供一种利用一个引入配线提高电路密集度,并且,还能强化电特性的多层基板和其制造方法及包括多层基板的电子装置。所述多层基板包括:多个绝缘层,定义有剖切线区域;电路,形成在各个绝缘层上,包括配线和形成在所述配线的表面上的电镀层,或包括未形成有所述电镀层的配线;导通孔,形成在所述多个绝缘层中的至少一个绝缘层内;引入配线,形成在多个绝缘层中的任一绝缘层上并连接剖切线区域和配线,利用供应至引入配线的电性信号在配线表面形成电镀层。

【技术实现步骤摘要】
【国外来华专利技术】

本专利技术涉及一种能够提高电路密集度并强化电特性的多层基板和其制造方法及包括其的电子装置。


技术介绍

1、最近为了极大化电子设备的性能,电路基板需要较高的电路密集度。作为一例,提出了一种重叠形成图案而增加图案的厚度,从而,能够缩小图案之间的分隔距离,并提高电路密集度的结构。


技术实现思路

1、专利技术要解决的技术问题

2、如果要提高电路密集度的同时还提高电特性,可通过重叠形成图案的方式形成各个层。此时,在各个层形成从所述图案向剖切线区域(cutline area)外部延伸形成的引入线。

3、但,在各个层的剖切线区域形成引入线时,该引入线可能使切割对象图案的厚度增加。因此,在切割剖切线区域时,因在各个层形成的引入线,增加了在剖切线区域发生毛刺(burr)、金属异物等的可能性,并且,可能降低产品的外观质量。并且,从电路基板的侧面大量裸露配线的一部分,由此,在电路驱动时引发噪声(noise)。

4、并且,也可使用在形成上位层的电路之前去除引入线的方法,但,附加了遮蔽除要去除的引入线之外的配线区域等工序,而降低了生产性。

5、本专利技术中要解决的技术问题是利用一个引入配线而提高电路密集度,并同时还强化电特性的多层基板和其制造方法及包括多层基板的电子装置

6、本专利技术要解决的技术问题并非限定于以上言及的技术问题,本专利技术的
的技术人员应当明确未言及的其他技术问题。

7、解决问题的技术方案

8、为了解决上述技术问题,本专利技术的多层基板的一实施态样(aspect),包括:多个绝缘层,定义有剖切线区域;电路,形成在各个绝缘层上,包括配线和形成在所述配线的表面上的电镀层,或包括未形成有所述电镀层的配线;导通孔,形成在所述多个绝缘层中的至少一个绝缘层内;引入配线,在形成有通过所述导通孔相互连接的电路的多个绝缘层中的任一绝缘层上延伸形成至所述剖切线区域。

9、如果第一绝缘层上不存在第二绝缘层,则所述导通孔可以形成在从形成有引入配线的绝缘层至所述第一绝缘层下的绝缘层中的每一个绝缘层内,其中所述第一绝缘层形成有未形成所述电镀层的电路,所述第二绝缘层形成有形成所述电镀层的电路。

10、所述配线的厚度可以为40μm以上及200μm以下。

11、如果所述电路包括配线和形成在所述配线的表面上的电镀层,则所述电路的间隔可以为2μm以上及8μm以下。

12、如果所述电路包括未形成有所述电镀层的配线,则所述电路的间隔可以为10μm以上30μm以下。

13、所述电镀层可以形成在通过所述导通孔与所述引入配线电性连接的配线的表面。

14、如果在所述多个绝缘层中的任一绝缘层上未形成有所述导通孔,则可以在所述任一绝缘层上附加形成所述引入配线。

15、与所述引入配线形成在相同层级上的所述电路可以包括所述配线和所述电镀层。

16、所述引入配线可以以与所述配线同等的高度形成,或以相比所述配线更低的高度形成。

17、如果所述引入配线以相比所述配线更低的高度形成,则可以以与形成于绝缘层与所述配线之间的种子层同等的高度形成。

18、在所述引入配线的表面上可以未形成所述电镀层。

19、所述多层基板还可以包括形成在所述引入配线的引入配线保护层。

20、所述引入配线保护层可以在所述配线形成所述电镀层后被去除,或在所述电路上层积所述绝缘层时残留。

21、所述引入配线保护层可以以与所述配线同等的高度形成,或与合计所述配线及所述电镀层的高度同等的高度水平形成。

22、所述引入配线与形成于相同层级的配线同等的高度形成,所述引入配线保护层可以以与所述电镀层同等的高度形成。

23、形成有所述引入配线的绝缘层相比所述剖切线区域更向外侧突出,并且,所述引入配线可以在突出的所述绝缘层上相比所述剖切线区域向外侧延伸形成而裸露。

24、并且,为了解决上述的技术问题,本专利技术的电子装置的一实施态样,包括:多层基板;及半导体元件,与所述多层基板电性连接,并且,所述电子装置通过所述半导体元件的控制而运行,或使用形成在所述多层基板上的所述电路提供的电磁力。

25、并且,为了解决上述的技术问题,本专利技术的多层基板的制造方法的一实施态样,包括如下步骤:准备定义有剖切线区域并包括向所述剖切线区域外侧突出的区域的第一绝缘层;在所述第一绝缘层上形成第一配线和与所述第一配线连接而延伸至所述第一绝缘层的突出区域的引入配线;依序地n次反复执行在包括所述第一配线的第一电路上形成绝缘层、形成贯通所述绝缘层的导通孔和在所述导通孔和所述绝缘层上形成配线,而层积形成第n绝缘层、第n-1导通孔和及第n配线;在包括所述第n配线的第n电路上形成保护层,并且,所述n为2以上的自然数,所述第n绝缘层定义有与所述第一绝缘层的剖切线区域对应的剖切线区域,并且,在所述第一绝缘层的突出区域形成的所述引入配线裸露形成,第一电路至第n电路中至少一个电路在配线的表面形成有电镀层。

26、在所述形成第二配线的步骤之后,还包括如下步骤:向所述引入配线供应电性信号,而在所述第二配线的表面形成第二电镀层。

27、如果第二电路不是所述多层基板的最上位电路,则可以反复执行在所述第二电路上层积形成另一个绝缘层和电路的步骤,而形成最上位电路的第n电路,其中,所述n为3以上的自然数,所述保护层可以形成在所述第n电路上。

28、可以在第三电路的第三配线至第n电路的第n配线中至少一个配线表面上形成电镀层。

29、还可以包括如下步骤:如果所述第一绝缘层的表面包括金属层且所述金属层由所述引入配线形成,则在所述金属层上形成引入配线保护层。

30、可以利用所述引入配线形成所述电镀层。

31、其他实施例的具体事项包含与详细说明及附图中。

32、专利技术的效果

33、本专利技术涉及一种能够提高电路密集度的同时还能强化电特性的多层基板和其制造方法及包括多层基板的电子装置,具有如下效果。

34、第一,无需在每个层形成引入配线,因此,能够减少切割对象图案的厚度,从而,能够确保包括剖切线区域的产品的外观的质量。

35、第二,能够减少向产品的侧面裸露的金属的量,还能够减少电路噪声。

36、第三,通过有效的引入配线设计,使得外形加工容易,并且,能够形成高密度电路。

37、本专利技术的效果并非限定于以上言及的,本专利技术的
的技术人员应当通过下面说明明确理解未言及的其他效果。

本文档来自技高网...

【技术保护点】

1.一种多层基板,其特征在于,包括:

2.根据权利要求1所述的多层基板,其中,

3.根据权利要求1所述的多层基板,其中,

4.根据权利要求1所述的多层基板,其中,

5.根据权利要求1所述的多层基板,其中,

6.根据权利要求1所述的多层基板,其中,

7.根据权利要求6所述的多层基板,其中,

8.根据权利要求1所述的多层基板,其中,

9.根据权利要求1所述的多层基板,其中,

10.根据权利要求9所述的多层基板,其中,

11.根据权利要求9所述的多层基板,其中,

12.根据权利要求9所述的多层基板,其中,

13.根据权利要求1所述的多层基板,其中,

14.一种电子装置,其特征在于,包括:

15.一种多层基板的制造方法,其特征在于,包括如下步骤:

16.根据权利要求15所述的多层基板的制造方法,其中,

17.根据权利要求15所述的多层基板的制造方法,其中,

18.根据权利要求17所述的多层基板的制造方法,其中,

19.根据权利要求15所述的多层基板的制造方法,其中,

20.根据权利要求15所述的多层基板的制造方法,其中,利用所述引入配线形成所述电镀层。

...

【技术特征摘要】
【国外来华专利技术】

1.一种多层基板,其特征在于,包括:

2.根据权利要求1所述的多层基板,其中,

3.根据权利要求1所述的多层基板,其中,

4.根据权利要求1所述的多层基板,其中,

5.根据权利要求1所述的多层基板,其中,

6.根据权利要求1所述的多层基板,其中,

7.根据权利要求6所述的多层基板,其中,

8.根据权利要求1所述的多层基板,其中,

9.根据权利要求1所述的多层基板,其中,

10.根据权利要求9所述的多层基板,其中,

11.根据权利要求9所述的多层基板,其中,

...

【专利技术属性】
技术研发人员:金荣晙金东坤
申请(专利权)人:斯天克有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1