【技术实现步骤摘要】
本专利技术适用于集成电路，尤其涉及一种fpga die级系统的布线优化方法。
技术介绍
1、在大规模集成电路原型验证过程中，常需要将设计电路分割到多颗fpga中，并进一步对网络进行die级别细粒度的分割，然后在die级别上进行信号布线，其中每个die上的电路逻辑已固定，使用不同节点表示各个电路逻辑，如图1所示。在die之间的布线中，使用sll(super long line)连接同一fpga内的die，在不同fpga之间使用物理连线(wire)进行连接。布线的目标是使所有网络的最大延迟最小化，其中每个网络由一个源节点和多个负载节点组成。
2、为了满足fpga之间物理连线数量的限制，需要使用时分复用(tdm)的方式，在一条wire上经过多个信号，但要求同一个wire中的时分复用信号必须具有相同的传递方向。每条wire上经过的信号数量由tdm ratio表示，tdm ratio是基数为4的整数倍，同时也反映了该wire上信号的延迟。具体的tdm delay通过公式delay＝a+b*ratio计算，其中a为1、b为2。
<...【技术保护点】
1.一种FPGA Die级系统的布线优化方法，其特征在于，所述布线优化方法包括以下步骤：
2.如权利要求1所述的FPGA Die级系统的布线优化方法，其特征在于，步骤S2中，通过路径评估函数进行布线，所述路径评估函数满足以下关系式：
3.如权利要求1所述的FPGA Die级系统的布线优化方法，其特征在于，步骤S3中，所述第一预设方法为：
4.如权利要求1所述的FPGA Die级系统的布线优化方法，其特征在于，步骤S3中，对所述二次布线结果中的物理连线的网络通过时分复用方法进行平均分配并计算包括以下子步骤：
5.如权利要求...
【技术特征摘要】
1.一种fpga die级系统的布线优化方法，其特征在于，所述布线优化方法包括以下步骤：
2.如权利要求1所述的fpga die级系统的布线优化方法，其特征在于，步骤s2中，通过路径评估函数进行布线，所述路径评估函数满足以下关系式：
3.如权利要求1所述的fpga die级系统的布线优化方法，其特征在于，步骤s3中，所述第一预设方法为：
4.如权利要求1所述的fpga die级系统的布线优化方法，其特征在...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。