一种基于多级沟槽的半导体器件终端结构制造技术

本发明专利技术提供一种基于多级沟槽的半导体器件终端结构，属于半导体器件技术领域。该半导体器件终端结构包括衬底、位于衬底上的漂移区、位于衬底背面的阴极，以及阳极；漂移区包括主结区和与主结区相邻的结终端区；主结区包括第一掺杂区；结终端区包括至少一个与第一掺杂区相连的第三掺杂区和至少一个具有台阶结构的多级沟槽；多级沟槽的外壁设置有第二掺杂区，其内部填充有介质层；阳极与第一掺杂区和第三掺杂区电连接。衬底与漂移区的掺杂类型相同；第二掺杂区、第三掺杂区和第一掺杂区的掺杂类型相同，且与衬底的掺杂类型相反。该半导体器件终端结构能够实现主结区和终端区之间的电荷平衡，提高器件的击穿电压。

【技术实现步骤摘要】

本专利技术属于半导体器件，具体涉及一种基于多级沟槽的半导体器件终端结构。

技术介绍

1、金属-氧化物-半导体场效应晶体管(mosfet)在阻断状态下，主要通过pn结在反向偏置下形成的耗尽区来承担电压，根据泊松方程，耗尽区中的电场强度的峰值位于pn结附近，当电场强度峰值达到半导体材料的临界击穿电场强度时，器件将被击穿。在不考虑结终端效应影响的情况下，器件的击穿电压仅由掺杂浓度和衬底或外延层厚度等器件参数决定。但在实际的半导体器件中，由于器件尺寸有限，pn结在器件边缘不连续，使得在pn结的边缘和四角会存在曲率，在曲率效应作用下，器件表面的电场更集中，导致器件的阻断性能严重退化，击穿电压远低于理想情况。

2、因此，在mosfet器件的实际制备过程中，为了缓解pn结的边缘和四角由于曲率效应被提前击穿导致器件阻断能力降低的问题，往往会在pn结(主结)的周围形成结终端(terminal)结构，所引入的结终端结构可以分散原本聚集在主结边缘的电场，使主结边缘的电场强度被降低，器件的击穿电压被提高。然而对于sic材料来讲，由于杂质在sic材料中的扩散系数极低，对本文档来自技高网...

【技术保护点】

1.一种基于多级沟槽的半导体器件终端结构，其特征在于，包括衬底、位于所述衬底上的漂移区、位于所述衬底背离所述漂移区一侧的阴极，以及阳极；所述漂移区包括主结区以及与所述主结区相邻的结终端区；所述主结区包括第一掺杂区；所述结终端区包括至少一个第三掺杂区和至少一个具有台阶结构的多级沟槽；所述第三掺杂区与所述第一掺杂区相连，所述多级沟槽位于所述第三掺杂区远离所述第一掺杂区的一侧；所述多级沟槽的级数n为≥2的整数；所述多级沟槽从所述漂移区背离所述衬底的一侧表面向所述衬底的方向延伸；所述多级沟槽的外壁设置有第二掺杂区；所述多级沟槽内部填充有介质层；所述阳极的至少一部分位于所述第一掺杂区背离所述衬底一...

【技术特征摘要】

1.一种基于多级沟槽的半导体器件终端结构，其特征在于，包括衬底、位于所述衬底上的漂移区、位于所述衬底背离所述漂移区一侧的阴极，以及阳极；所述漂移区包括主结区以及与所述主结区相邻的结终端区；所述主结区包括第一掺杂区；所述结终端区包括至少一个第三掺杂区和至少一个具有台阶结构的多级沟槽；所述第三掺杂区与所述第一掺杂区相连，所述多级沟槽位于所述第三掺杂区远离所述第一掺杂区的一侧；所述多级沟槽的级数n为≥2的整数；所述多级沟槽从所述漂移区背离所述衬底的一侧表面向所述衬底的方向延伸；所述多级沟槽的外壁设置有第二掺杂区；所述多级沟槽内部填充有介质层；所述阳极的至少一部分位于所述第一掺杂区背离所述衬底一侧的表面，并延伸至所述第三掺杂区背离所述衬底一侧的表面上；所述衬底与所述漂移区的掺杂类型相同；所述第二掺杂区、所述第三掺杂区和所述第一掺杂区的掺杂类型相同，且与所述漂移区的掺杂类型相反。

2.根据权利要求1所述的基于多级沟槽的半导体器件终端结构，其特征在于，所述介质层为绝缘介质层，所述绝缘介质层从所述漂移区背离所述衬底一侧的表面延伸至所述多级沟槽的内部；所述阳极从所述第三掺杂区背离所述衬底一侧的表面上延伸至所述绝缘介质层背离所述漂移区一侧的表面上，在所述绝缘介质层表面形成场板。

3.根据权利要求1所述的基于多级沟槽的半导体器件终端结构，其特征在于，在沿所述漂移区至所述衬底的方向上，所述多级沟槽远离所述第三掺杂区的一侧设置有至少一个第四掺杂区形成的结终端扩展结构，所述第四掺杂区与所述第二掺杂区直接相连，且其掺杂类型与所述第二掺杂区的掺杂类型相同。

4.根据权利要求1所述的基...

【专利技术属性】
技术研发人员：吴阳阳，王宽，郭飞，徐少东，陈伟，成志杰，袁俊，
申请(专利权)人：湖北九峰山实验室，
类型：发明
国别省市：