System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体封装制造技术_技高网

半导体封装制造技术

技术编号:41003784 阅读:6 留言:0更新日期:2024-04-18 21:41
半导体封装包括:半导体衬底,包括器件区和边缘区;第一重分布层,在半导体衬底的下表面上;第二重分布层,在半导体衬底的上表面上;通孔,在边缘区中竖直穿透半导体衬底以电连接第一重分布层和第二重分布层;以及电路层,在半导体衬底的下表面与第一重分布层之间。电路层可以包括:电路元件,在半导体衬底的下表面上;电路布线图案,电连接到电路元件和第一重分布层;以及器件层间介电层,基本包围电路元件和电路布线图案,其中,电路元件和电路布线图案设置在器件区中,而不设置在边缘区中。

【技术实现步骤摘要】

本专利技术构思总体上涉及半导体封装及其制造方法。


技术介绍

1、随着各种半导体技术的不断发展,半导体芯片也逐渐变得更加紧凑。然而,更多的功能已经集成到现代和新兴的半导体芯片中。因此,半导体芯片必须在相对较小的面积上设置大量的输入/输出(i/o)焊盘。

2、多个半导体封装提供对应的半导体芯片的实用可访问性和功能利用。在典型的半导体封装中,使用接合线和/或导电凸块将一个或多个半导体芯片安装(例如,电连接和/或机械组装)在衬底(例如,印刷电路板)上。已经进行了各种研究来提高半导体封装的结构稳定性和电效用。

3、不好的方面在于,随着当代和新兴的半导体芯片的尺寸不断减小,很难粘附、处理和测试组成的焊球。此外,在根据对应的半导体芯片的尺寸获取多样化的安装板方面也出现了问题。


技术实现思路

1、本专利技术构思的实施例提供了紧凑的半导体封装,其表现出改进的热辐射特性、增加的集成度和改进的电特性。

2、根据本专利技术构思的一些实施例,一种半导体封装可以包括:第一半导体衬底,包括器件区和边缘区;第一半导体元件,在器件区上,其中,第一半导体元件形成在第一半导体衬底的有源表面上;第一电路层,设置在第一半导体衬底的有源表面上;第一重分布层,设置在第一电路层上;以及多个第一通孔,在边缘区上,其中,第一通孔竖直穿透第一半导体衬底和第一电路层,并且连接到第一重分布层。第一电路层可以包括:第一器件层间介电层,覆盖第一半导体衬底的有源表面;以及第一电路布线图案,在器件区上,其中,第一电路布线图案设置在第一器件层间介电层中,并且连接到第一半导体元件。第一电路布线图案和第一通孔可以通过第一重分布层电连接。第一通孔可以被布置为至少两列,该至少两列沿第一半导体衬底的侧表面延伸,并且在从器件区朝向第一半导体衬底的侧表面的方向上彼此间隔开。

3、根据本专利技术构思的一些实施例,半导体封装可以包括:第一半导体芯片,包括第一硅衬底、形成在第一硅衬底的有源表面上的第一半导体元件、以及设置在第一硅衬底的有源表面上的第一电路层;第一重分布层,设置在第一半导体芯片的有源表面上,并且耦接到第一电路层;第二重分布层,设置在第一半导体芯片的无源表面上;第一通孔,竖直穿透第一半导体芯片,并且将第一重分布层与第二重分布层彼此连接;以及多个焊盘,设置在第一重分布层上。第一电路层可以包括:第一器件层间介电层,覆盖第一硅衬底的有源表面;以及第一电路布线图案,设置在第一器件层间介电层中。第一通孔与第一电路布线图案可以间隔开。

4、根据本专利技术构思的一些实施例,半导体封装可以包括:封装衬底;以及芯片封装,安装在封装衬底上。芯片封装可以包括:半导体芯片,包括硅衬底和硅衬底上的电路布线图案,硅衬底具有形成在硅衬底的有源表面上的半导体元件,并且电路布线图案连接到半导体元件;第一重分布层,设置在半导体芯片的第一表面上,第一表面朝向封装衬底;第二重分布层,设置在半导体芯片的第二表面上,第二表面与第一表面相对;以及多个通孔,竖直穿透半导体芯片并且将第一重分布层与第二重分布层彼此连接。通孔可以位于电路布线图案与硅衬底的外侧表面之间。从硅衬底的外侧表面到第一重分布层的导电图案的距离可以小于从硅衬底的外侧表面到电路布线图案的距离。

本文档来自技高网...

【技术保护点】

1.一种半导体封装,包括:

2.根据权利要求1所述的半导体封装,其中,当在平面图中观察时,所述第一通孔在从所述器件区朝向所述边缘区的方向上与所述第一电路布线图案间隔开。

3.根据权利要求1所述的半导体封装,其中,所述第一电路布线图案不设置在所述边缘区上。

4.根据权利要求1所述的半导体封装,其中,所述第一通孔竖直穿透所述第一半导体衬底和所述第一器件层间介电层。

5.根据权利要求1所述的半导体封装,其中,所述器件区的第一面积与所述边缘区的第二面积之间的比值在约5:95至约95:5的范围内。

6.根据权利要求1所述的半导体封装,还包括第二重分布层,所述第二重分布层设置在所述第一半导体衬底的无源表面上,

7.根据权利要求1所述的半导体封装,还包括多个焊盘,所述多个焊盘设置在所述第一重分布层上,

8.一种半导体封装,包括:

9.根据权利要求8所述的半导体封装,其中

10.根据权利要求9所述的半导体封装,其中,所述第一电路布线图案不设置在所述边缘区上。

11.根据权利要求9所述的半导体封装,其中,至少一个所述焊盘位于所述边缘区上。

12.根据权利要求8所述的半导体封装,其中,所述第一电路布线图案和所述第一通孔通过所述第一重分布层电连接。

13.根据权利要求8所述的半导体封装,其中,所述第一通孔竖直穿透所述第一硅衬底和所述第一器件层间介电层。

14.根据权利要求13所述的半导体封装,其中,所述第一通孔的宽度和所述第一通孔之间的间隔均在约0.001mm至约1mm的范围内。

15.根据权利要求8所述的半导体封装,还包括:

16.根据权利要求15所述的半导体封装,其中,所述第二重分布层与所述第三重分布层彼此接触,并且其中,所述第二重分布层的第一导电图案与所述第三重分布层的第二导电图案直接耦接。

17.根据权利要求15所述的半导体封装,其中,通过使用设置在所述第二重分布层与所述第三重分布层之间的多个芯片端子将所述第三重分布层安装在所述第二重分布层上。

18.根据权利要求15所述的半导体封装,其中,

19.根据权利要求8所述的半导体封装,还包括:

20.一种半导体封装,包括:

...

【技术特征摘要】

1.一种半导体封装,包括:

2.根据权利要求1所述的半导体封装,其中,当在平面图中观察时,所述第一通孔在从所述器件区朝向所述边缘区的方向上与所述第一电路布线图案间隔开。

3.根据权利要求1所述的半导体封装,其中,所述第一电路布线图案不设置在所述边缘区上。

4.根据权利要求1所述的半导体封装,其中,所述第一通孔竖直穿透所述第一半导体衬底和所述第一器件层间介电层。

5.根据权利要求1所述的半导体封装,其中,所述器件区的第一面积与所述边缘区的第二面积之间的比值在约5:95至约95:5的范围内。

6.根据权利要求1所述的半导体封装,还包括第二重分布层,所述第二重分布层设置在所述第一半导体衬底的无源表面上,

7.根据权利要求1所述的半导体封装,还包括多个焊盘,所述多个焊盘设置在所述第一重分布层上,

8.一种半导体封装,包括:

9.根据权利要求8所述的半导体封装,其中

10.根据权利要求9所述的半导体封装,其中,所述第一电路布线图案不设置在所述边缘区上。

11.根据权利要求9所述的半导...

【专利技术属性】
技术研发人员:安皙根
申请(专利权)人:三星电子株式会社
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1