【技术实现步骤摘要】
本专利技术属于集成电路，具体涉及一种针对pdn的三维集成系统热设计方法及装置。
技术介绍
1、基于硅通孔(through silicon via,tsv)的三维集成技术目前发展火热，它是通过将不同功能的芯片或电路模块在垂直方向上键合、堆叠而实现的一种新型封装方式。与传统的二维平面封装方式相比，三维集成技术具有减少延迟、提高性能、降低功耗、缩小封装尺寸并最终降低成本等优势。近些年来，集成电路产业对高性能、高带宽、高功率密度系统的迫切需求促进了三维集成技术的快速发展。
2、然而，由于功率密度的增加和多层堆叠之间极为有限的导热性能，三维集成系统的温度约束被认为是制约该技术发展的关键因素。目前，主流的增强三维集成系统散热能力的技术，例如在其中插入ttsv(thermal tsv)和微流道等，确实可以有效解决其热问题，但采用这些方案都会占用额外的衬底，这限制了器件和互连的布局方案，从而导致三维集成系统的封装尺寸增大和设计成本增加。而电源分配网络(power distribution network,pdn)作为三维集成系统中为器件供电以及传输信号的电传输通路，包括片上pdn、电源/接地tsv和微焊盘，主要为金属互连结构并穿透所有堆叠层，具备优良的散热性能，对系统热特性有着显著影响，因此，考虑对三维pdn的各结构参数进行热优化设计同样可以缓解系统的热问题，同时避免了系统的封装尺寸和实现成本的增加。
技术实现思路
1、本专利技术提供了一种针对pdn的三维集成系统热设计方法及装置。p>
2、本专利技术要解决的技术问题通过以下技术方案实现：
3、一种针对pdn的三维集成系统热设计方法，包括如下步骤：
4、s1：根据三维集成系统中各层堆叠芯片不同层次的结构特点，建立每层堆叠芯片各层等效热导率与该层堆叠芯片中三维pdn的各结构参数的映射关系；
5、s2：根据所述三维集成系统的垂直堆叠结构与物理参数，利用所述映射关系，得到各层堆叠芯片中器件层的平均温度关于三维pdn的各结构参数的解析计算公式；
6、s3：基于所述解析计算公式，并结合所提出的适应度函数，采用粒子群算法分别对所述三维集成系统中各层堆叠芯片中三维pdn的各结构参数进行优化处理，得到热设计的结果；所述三维集成系统中包含n层堆叠芯片，所述适应度函数是所述n层堆叠芯片中器件层的平均温度与期望平均温度之差的平方和。
7、在一些实施例中，所述s1包括：
8、s11：划分所述三维集成系统中各层堆叠芯片的不同层次；其中，每层堆叠芯片的层次包括：由片上pdn构成的beol层、包含tsv的器件层和衬底层，以及包含微焊盘的片间粘合层；
9、s12：确定各层堆叠芯片的三维pdn的各结构参数，以及三维pdn的各结构参数的符合设计规范的变化范围；
10、s13：根据堆叠芯片各层次的结构特点，利用热阻理论得到每层堆叠芯片各层等效导热率与该层堆叠芯片中三维pdn的各结构参数的映射关系。
11、在一些实施例中，所述三维pdn的各结构参数包括：片上pdn中互连线的宽度wwire、所述互连线的高度hwire、同一布线层内相邻互连线的间距pwire、微通孔的尺寸wμ-via、微通孔的高度hμ-via、布线层的数量nwiring，tsv中填充金属的半径rtsv、绝缘隔离层的厚度tox、tsv的高度htsv、相邻tsv的间距ptsv，微焊盘的半径rμ-bump、微焊盘的高度hμ-bump和相邻微焊盘的间距pμ-bump。
12、在一些实施例中，所述映射关系包括：
13、所述三维集成系统第i层堆叠芯片中beol层的等效热导率为：
14、
15、其中，i＝1,2,…,n，nwiring,i为所述第i层堆叠芯片中组成beol层的片上pdn中布线层的数量，kwiring,i和kild,i分别为所述第i层堆叠芯片中组成beol层的片上pdn中布线层和ild层的等效热导率，hwire,i为所述第i层堆叠芯片中组成beol层的片上pdn中互连线的高度，hμ-via,i为所述第i层堆叠芯片中组成beol层的片上pdn中微通孔的高度；kwiring,i和kild,i分别为：
16、
17、
18、其中，wwire,i和wμ-via,i分别为所述第i层堆叠芯片中组成beol层的片上pdn中互连线的宽度和微通孔的尺寸，pwire,i为所述第i层堆叠芯片中组成beol层的片上pdn中同一布线层内相邻互连线的间距，kcu和ksio2分别为互连材料铜和介电材料二氧化硅的热导率；
19、所述三维集成系统第i层堆叠芯片中器件层的等效热导率为：
20、
21、其中，rtsv,i为所述第i层堆叠芯片中器件层和衬底层内tsv中填充金属的半径，ptsv,i为所述第i层堆叠芯片中器件层和衬底层内相邻tsv的间距；
22、所述三维集成系统第i层堆叠芯片中衬底层的等效热导率为：
23、
24、其中，ksi为衬底材料硅的热导率，tox,i为所述第i层堆叠芯片中器件层和衬底层内tsv外部的绝缘隔离层的厚度；
25、所述三维集成系统第i层堆叠芯片中片间粘合层的等效热导率为：
26、
27、其中，kcu3sn和kpi分别为微焊盘材料无铅焊锡cu3sn和underfill材料聚酰亚胺的热导率，rμ-bump,i为所述第i层堆叠芯片中片间粘合层内微焊盘的半径，pμ-bump,i为所述第i层堆叠芯片中片间粘合层内相邻微焊盘的间距。
28、在一些实施例中，所述物理参数包括：所述n、各层堆叠芯片中器件层的高度和功率密度；所述s2包括：
29、s21：确定所述三维集成系统中堆叠芯片的层数n，以及第i层堆叠芯片中器件层的高度hdev,i和平均功率密度sdev,i；i＝1,2,…,n；
30、s22：根据所述三维集成系统的垂直堆叠结构特点、所述n、所述hdev,i和所述sdev,i，得到各层堆叠芯片中器件层的平均温度关于三维pdn的各结构参数的解析计算公式。
31、在一些实施例中，所述解析计算公式为：
32、
33、其中，tdev,i为所述第i层堆叠芯片中器件层的平均温度，hsub,i、hbond,i和hbeol,i分别为所述第i层堆叠芯片中衬底层、片间粘合层和beol层的高度，hsub,i、hbond,i和hbeol,i与所述第i层堆叠芯片中三维pdn的各结构高度参数的关系分别为：hdev,i+hsub,i＝htsv,i，hbond,i＝hμ-bump,i，hbond,i＝nwiring,ihwire,i+(nwiring,i-1)hμ-via,i，htsv,i为所述第i层堆叠芯片中器件层和衬底层内tsv的高度，hμ-bump,i为所述第i层堆叠芯片中片间粘合层内微焊盘的高度，nwiring,i为所述第i层本文档来自技高网...
【技术保护点】
1.一种针对PDN的三维集成系统热设计方法，其特征在于，包括如下步骤：
2.根据权利要求1所述的一种针对PDN的三维集成系统热设计方法，其特征在于，所述S1包括：
3.根据权利要求2所述的一种针对PDN的三维集成系统热设计方法，其特征在于，所述三维PDN的各结构参数包括：片上PDN中互连线的宽度Wwire、所述互连线的高度Hwire、同一布线层内相邻互连线的间距Pwire、微通孔的尺寸Wμ-via、微通孔的高度Hμ-via、布线层的数量nwiring，TSV中填充金属的半径rTSV、绝缘隔离层的厚度tox、TSV的高度HTSV、相邻TSV的间距PTSV，微焊盘的半径rμ-bump、微焊盘的高度Hμ-bump和相邻微焊盘的间距Pμ-bump。
4.根据权利要求2所述的一种针对PDN的三维集成系统热设计方法，其特征在于，所述映射关系包括：
5.根据权利要求2所述的一种针对PDN的三维集成系统热设计方法，其特征在于，所述物理参数包括：所述n、各层堆叠芯片中器件层的高度和功率密度；所述S2包括：
6.根据权利要求5所述的一种针对
7.根据权利要求1所述的一种针对PDN的三维集成系统热设计方法，其特征在于，所述适应度函数为：
8.一种针对PDN的三维集成系统热设计装置，其特征在于，所述装置包括：等效热导率计算模块(1)、器件层温度求解模块(2)和PDN参数设计模块(3)；
...【技术特征摘要】
1.一种针对pdn的三维集成系统热设计方法，其特征在于，包括如下步骤：
2.根据权利要求1所述的一种针对pdn的三维集成系统热设计方法，其特征在于，所述s1包括：
3.根据权利要求2所述的一种针对pdn的三维集成系统热设计方法，其特征在于，所述三维pdn的各结构参数包括：片上pdn中互连线的宽度wwire、所述互连线的高度hwire、同一布线层内相邻互连线的间距pwire、微通孔的尺寸wμ-via、微通孔的高度hμ-via、布线层的数量nwiring，tsv中填充金属的半径rtsv、绝缘隔离层的厚度tox、tsv的高度htsv、相邻tsv的间距ptsv，微焊盘的半径rμ-bump、微焊盘的高度hμ-bump和相邻微焊盘的间距pμ-b...
【专利技术属性】
技术研发人员：董刚，冯英豪，刘岱航，智常乐，朱樟明，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。